Система передачи дискретной информации

Система передачи дискретной информации

Иллюстрации

Показать все

Реферат

 

Изобретение относится к электросвязи. Цель изобретения - повышение скорости передачи информации. Система содержит по передающей стороне г-р импульсов, элемент И, RS-триггер, делитель частоты, два регистра сдвига, два преобразователя кода, блок накопителей, блок ключей, два шифратора и счетный триггер, а на приемной стороне формирователь выходного сигнала старт-стопных комбинаций, генератор импульсов, элемент И, три регистра сдвига, счетный триггер, три дифференцирующих блока, RS-триггер, два элемента ИЛИ, дешифратор и преобразователь кода. Цель достигается введением дополнительно на передающей стороне преобразователя кода, блока накопителей и шифратора, а на приемной стороне двух блоков накопителей. Даны ил.выполнения передающей и приемной сторон системы. 2 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (5)) 4 Н 03 М 13/00// H 04 L I/)2

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К А BTOPGHOMY СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР (21) l 342546/24-09 (22) 06.10.87 (46) 30,!О ° 89. Бюл. )) 40 (71) Одесский электротехнический институт связи им. А.С.Попова (72) H.Â.Çàõàð÷åíêî, И.А.Киреев, В.И,Ключински ) и П.С.Рейнбах (53) 62).394.6(088.8) (56) Авторское свидетельство СССР

М 517174, кл. Н 04 L !/12, 1974.

Авторское свидетельство СССР

)) 1)11258, кл. H 04 1. 1/12, 1983. (54) СИСТЕ))А ПЕРЕДАЧИ ДИСКРЕТНОЙ

ИНФОРМАЦИИ (57) Изобретение отнoc.èòñÿ к электросвязи. Цель изобретения — повышение скорости переда (и информации. Система содержит по передающей стороне r-p

Изобретение относится к электросвязи и может использоваться в системах передачи дискретной информации без обратной связи.

Целью изобретения является повышение скорости передачи информации.

На фиг.) и 2 представлены соотвеI ñòâåííî структурные электрические схемы передающей и приемной сторон системы передачи дискретной информации.

Система передачи дискретной информации содержит на передающей стороне генератор 1 импульсов, элемент И 2, RS-триггер 3, делитель 4 частоты, первый 5 и второй 6 регистры сдвига, первый преобразователь 7 кода, дополнительный -,.реобразонатель 8 кода, блок 9 накопителей, дополнительный

„„SU„„A1

2 импульсов, эл-т И, RS-триггер, делитель частоты, два регистра сдвига, два преобразователя кода, блок накопителей, блок ключей, два шифратора и счетный триггер, а на приемной стороне формирователь выходного сигна.— ла стартстопных комбинаций, г-р:импульсов, эл-т И, три регистра сдвига, счетный триггер, три дифференцирующих блока, RS-триггер, два эл-та ИЛИ дешифратор и преобразователь кода.

Цель достигается введением дополнительно на передающей стороне преобразователя кода, блока накопителей и шифратора, а на приемной стороне двух блоков накопителей. Даны ил. выполнения передающей и приемной сторон системы. 2 ил. блок 10 накопителей, блок ll ключей, второй преобразователь 12 кода, первый !3 и второй 14 шифраторы, дополнительный шифратор 15, счетный триггер !6, на приемной стороне — формиро ватель 17 выходного сигнала стартстоп,ных комбинаций, генератор 18 импульсов элемент И 19, первый регистр 20 сдвига счетный триггер 21, первый 22, второй 23 и третий 24 дифференцирующие блоки, RS-триггер 25, первый элемент ИЛИ 26, второй регистр 27 сдвига, дешифратор 28, преобразователь 29 кода, первый 30 и второй 31 блоки накопителей, второй элемент ИЛИ 32, третий регистр 33 сдвига.

На фиг.lè 2 также представлены источник 34 информации и приемник 35 информации.

1518886

Система передачи дискретной информации работает сЛедующим образом, Источник 34 на передающей стороне (фиг.1) определяет начало и конец передаваемого блока данных. С момента формирования источником 34 сигнала начало стартстопной комбинации формируется сигнал, разрешающий запуск

RS-триггера 3, При этом разрешается прохождение тактовых импульсов с генератора l через открытый элемент И 2 и делитель 4 на вход первого регистра 5, Частота поступающих импульсов рав- 1

1 (1 на Г 1 = ---, где с — длительность (,о /2 о элемента простого кода, вырабатываемого источником 34 °

Информация в последовательном виде 20 (простой код) вырабатываемая источником 34 с длительностью элемента с„/2, поступает одновременно на первый преобразователь 7 и дополнительный преобразователь 8. Одновременно с на- 25 чалом работы источника 34 первый регистр 5 вырабатывает две серии импульсов, поступающие по тактовым входам соответственно первого 7 и дополнительного 8 преобразователей, Эти импульсы (импульсы регистрации) соответствуют средним частям принимаемых единичных элементов.

Цикл работы первого регистра э соответствует двум стартстопным ;иклам вырабатываемым источником 34.

С IIUMollrhlo первОГО 7 и дополнительного 8 преобразователей осуществляется преобразование э цементов последовательного простого кода в параллель- 4п ный. Элементы параллельного кода соответственнu запоминаются в блu«e 9 накопителей и дополнительном блоке 10 накопителей.

После прием» последнего элемента 45 кода блока информации,соответствук щему второму стартстопному IlIIKJI/j источника 34, очередным тактовым импульсом первого регистра 5 разрешается работа блока 11 ключей. Нри этом информация с блока 9 накопителей и дополнительного блока 10 накопителей в параллельном виде поступает на второй преобра3oBатель 12, Il котором каждой паре комби— наций прОстОГО пятиэлементнОГО Koäÿ присваивается свой номер. В результате с помощью второго преобразов,. теля

12 происходит дешифрация накопительных комбип гций в Одну из возможных.

С помощью первого 13 и второго

14 шифраторов и дополнительного шифратора 15 производится преобразование номера пары дешифрованных комбинаций кода MTK-2 в одну из комбинаций многопозиционного временного i, j, k кода (МВК), где i, j, k — переходы, определяющие местоположения значащих моментов модуляции (3101) в формируемом сигнале кодовой комбинации. При этом информация о номере комбинации источника 34, подлежащей передаче, закладывается в сочетании местоположения трех ЗММ сигнала на интервале времени стартстопного цикла. Номера соответствующих смен полярностей (ЗММ)

k, указывающие номера ячеек второго регистра 6, в которые должнь. быть записаны единицы, or.ределяются из условия

А i + А. j + А k = О по mod А

i о где Л, А, A< определяются параметраJ ми ошибок в канале связи и требуемой верностью передачи.

С выхода элемента И 2 тактовые импульсы с частотой следования Г

1/й поступают на тактовый вход второго регистра Ь (Ь вЂ” единичный элемент, используемыи при формирова— иии символов МВК в кодовых словах).

Из возможных реализаций выбираются только те, которые удовлетворяют условию (1). При этом информация в виде сочетания переходов последовательно считывается со второго регистра на тактовый вход счетного триггера

16. Начали каждого цикла формируемого сигнала МВК отмечается импульсом по установочному входу счетного триггера 16, снимаемого с первого регистра

5. В канал связи передаются стартстопные кодовые комбинации трехэлементного многопозиционного временного кода с постоянным числом ЗММ местоположение которых удовлетворяет условию (1).

Информация из канала связи поступает на счетный триггер 21 (фиг.2) в котором осуществляется временная привязка фронтов принимаемых единичных элементов к импульсам генератора IS, работающего с частотой !/h . .С помощью первого 22 и третьего 24 дифференцирующих блоков производится выделение

Выходы преобразонателя 29 подклю55 чены к соответствуя>щим входам первого 30 и второго 31 блоков накопителей, т.-.. произнодится обратное преобрлзо»ание (из 1024 в 10). Выходы

5 15)88 фронтон принимаемого сигнллл (переходы из 1 н 0 — типа "старт" и переходы из 0 в 1). Стартовый переход

1 пройдя первый дифференцирующий блок

22, устанавливает RS — триггер 25 в единичное состояние, разрешая тем самым прохождение тактоных импульсов с генератора 18 через открытьп» элеме} т .4 19 нл гактовый вход первого регист- 1О рл 20. Цикл работы первого регистра

20 ныбрлн р.<нным Tä = N Д, где N количество ячеек первого регистра 20, равное числу возможного местоположения значаыих моментов восстановления (3MB) и принимаемой кодовой комбинации MBK, ;» и — длительность единичного элемента МВК. С помощью второго дифференцирующего блока 23 ныделяет— ся пе1><ход (соотнетстнующий старту), записывающий единицу н первую ячейку первого регистра 20.

С выхода первого эпемента ИЛИ 26 стлрговый и i, j, k. информационные ЭМВ принимаемой кодовой комбинации записываются во втором регистре 27,который вырабатывает зоны регистрации величиной Я с таким расчетом, чтобы принимаемые переходы находились в средине зоны анализа Ь, л также осуществ- 30 ляет регистрацию каждого i, j, k ЗМВ кодовой комбинации MBK.

Померз этих зон в конце принятой кодовой комбинации МВК н параллельном виде поступают на дешифратор 28, З5 в котором проверяется условие (1), Дешифратор 28 преобразует номера

k ячеек второго регистра 27 в номере групп (пар) кодовых комбинаций простого пятиэлемептного кода. 40

На выходе дешифратора 28 появляется сигнал, соответствующий одной иэ возможных (1024) реализаций пар кодовых комбинаций кода MTK-2, вырабатываемых источником 34. 45

Подключение выходов дешифратора

28 к входам преобразователя 29 производится импульсом считывания, снимаемым со второго выхода первого регистра 20 после записи но второй регистр 27 последнего k-го момента смен п<>,»,iðí<>ñòè (ЭМВ) н принимаемой кодовой комбинации MBK.

86 6 первого 30 и второго 31 блоков накопителей подключены к входам ячеек третьего регистрл 33, в которьп» будет записа1 а информационная часть (код

МТК-2) соответственно для первой и второй стартстопной кодовой комбинации. В ячейках третьего регистра 33 записаны з.-<ементы ii:i<4:»лл (С»à»>T ) е. концa (i;тол ) для формированlr

cTлртстопных кодовых комбинаций, выдаваемые в последовательном виде °

Преобразование производится в очередном стартстопном цикле с помощью управляющих импульсов, вырабатываемых первым регистром 20, которые поступают на третий регистр 33 через нторой элемент ИЛИ 32. Указанные управляющие импульсы должны соответствовать значашим моментам модуляции единичных элементов Т кодовых комбинаций о пятиэлементного кода, включая элементы "Старт" и "Стоп".

Сигналы комбинаций MTK-2, записанные н регистре 33, со скоростью модуляции В = 1/», /2 (соответствующей скорости модуляции на передающей стороне) поступают на вход формирователя 17, с помощью которого формируются параметры выходного сигнала стартстопных комбинаций, выдаваемых в приемник 35.

В конце стартстопного цикла первый регистр 20 вырабатывает импульс, сбрасывающий КБ-триггер 25, первый 20 и второй 27 регистры в исходное состояние. формула и з о б р е т е н и я

Система передачи дискретной информации, содержащая на передающей стороне последовательно соединенные

RS-триггер, элемент И, делитель частоты, первый регистр сдвига и счетный триггер, а также генератор импульсов, выход которого подсоединен с второму входу элемента И, первый и второй преобразователи кода, блок накопителей блок ключей, второй регистр сдвига и первый и второй шифраторы, выходы которых подсоединены к соответствующим информационным входам второго регистра сдвига, тактовьп» вход и выход которого подключены соответственно к выходу элемента И и тактовому. входу счетного триггера, выходы преобразователя кода через блок накопителей и блок ключей подсоединены к соответствующим входам второго преоб1518886 разователя кода, причем 1с-в.сод, 8вход RS-тр»ггера, информационный вход первого преобразователя кода и выход счетного триггера являют«я соответственно первым и вторым управляющими входами, информационным входом и канальным выходом системы, на приемной стороне — последовательно соединенные счетный триггер, первый диф-10 ференцируюпсий блок, ББ-триггер, второй дифференциру>ощий блок и первый регистр сдвига, последовательно соединенные генератор импульсов и элемент И, выход которого подсоединен к тактовому входу5 первого регистра сдвига, последовательно соединенные третий дифференцирующий блок, первый элемент HlGI и второй регистр сдвига, тактовый вход которого подключен к выходу элемента И, после- 20 довательно соединенные третий регистр сдвига и формирователь выходного сигнала стгртстопных комбинаций, а также второй элемент ИЛИ, дешифратор и преобразователь кода, входы которого через

25 дешифратор подключены к соответству>о>пим выходам второго регистра сдвига, установочный вход второго регистра сдвига, объединенный с установочным входом первого регистра сдвига и Зп

R-входом RS-триггера, подключен к первому выходу пер,olo регистра сдв> га, второй «ыход которого подсо> д>гиен к считывающему входу дешифрзтс>ра, а инверсныи выход счетного триггера, выход первого дифференциру>ощего блок:i и RS-триггера подсо«äèíåíb> соот»етственно к входу третьего дифферен>сирующего блок» и вторым входам первогс> элемента ИЛИ ll элемента И, причем 40

D-âêoä счетногo триггера и выхс д формирователя ныхс>диого сигнала стартс топных комбинации л»л>с>от«я соответственно канальным входом и выходом системы,отличающая с ятем,что45 с целью lloвышения «Kc>poc T>i передачи информации, на передающей стороне внедень> дополнительные преобразс>ватель кода, блок накопителей и шифратор, при этом информационный вход дополнительного преобразователя кода подключен к информационному входу первого преобразователя кода, тактовые входы первого преобразователя кода и дополнительного преобразователя кода подключены к соответствующим выходам первого регистра сдвига, выходы дс>полнительного преобразователя кода подсоединены через дополнительный блок накопителей к соответствующим входам блока ключей, дополнительные выходы которого подсо.-.динены к соответствующим допол.lител ным входам второго преобразователя коп::, выходы которого под >оединены > соответ«тву>ощим входам первого, второго и донопнительногс> шифраторов, выходы дополнительнс гс шифратора попсос..ди.H>}36! к coU Гвет(о 13 . юцим до>>олнит ель ным входам второго регистра сдвига, а объединенные тактовые входы блока накопителс и и дополнительного блока накопителей и управляющий вход блока кл> чей подключены с.оответственно к первому и второму дополнительным выходам первого р гистра сдвига, на приемной стороне введены первый и второй О>»;.ки накопителей, при этом соотдетству ощне выходы >среобразователя кода через первый и второй блоки накопителей подсоединены к соответствующим установочным входам третьего регистра сдвига, тактовый вход которого через второй элемент ИЛИ подключен к третьим выходам первого регистра сдвига, тактовые входы первого и второго блоков . накопителей подключены к второму выходу первого регистра сдвига, а дополнительный выход генератора импульсов подсоединен к тактов>му входу счетного триггера.

1518886