Устройство для контроля цифровых узлов

Устройство для контроля цифровых узлов

Иллюстрации

Показать все

Реферат

 

Изобретение относится к технике связи. Цель изобретения - расширение функциональных возможностей. Устройство для контроля цифровых узлов содержит блок управления 1, блок ввода 2, блок памяти 3, блок 4 разложения тестовых команд, блок сравнения 5, блок индикации 6, блок 7 обнаружения неисправностей, регистр 8 стимулов, проверяемый узел 9, формирователи 10 и 11 дискретного сигнала положительной и отрицательной полярности, датчик 12 временных интервалов, формирователь 13 опорного сигнала, коммутатор 14 и пороговый селектор 15. Контроль проверяемых узлов 9 производится по тестовым программам, которые хранятся в блоке памяти 3 и содержит тестовые команды "Указание входов", "Указание дискретных входов", "Установка уровней" и "Проверка логики". На дискретные входы поступают дискретные сигналы, уровни которых превышают уровни логических сигналов. Цель достигается за счет формирования дискретных сигналов произвольной длительности с произвольными уровнями. Даны ил. выполнения блока обнаружения 7, регистра 8, датчика 12, коммутатора 14 и селектора 15. 5 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (50 4 Н 04 L ll 08

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К А8ТОРСКОМУ СВИДЕТЕЛЬСТВУ 1 .Э 11, 1

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР

1 (61) 886291 (21) 4109336/24-09 (22) 17.06.86 (46) 30.10.89. Бюл. Ф 40 (72) В.M.Гурвиц, Л.С.Гуревич, О.H.Åôèìoâà, Н.А.Иещеряков и А.А.Филимонов (53) 621.394.14(088.8) (56) Авторское свидетельство СССР

В 886291, кл. Н 04 L 11/08, 1978. (54) УСТРОЙСТВО ДПЯ КОНТРОЛЯ ЦИФРО—

BblX УЗЛОВ (57) Изобретение относится к технике связи. Цель изобретения — расширение функциональных возможностей.

Устр-во для контроля цифровых узлов содержит блок управления 1, блок ввода 2, блок памяти 3, блок 4 разложения тестовых команд, блок сравнения

5,. блок индикации 6, блок обнаружения 7 неисправностей, регистр 8 сти„„SU„„1518 06 А2

2 мулов, проверяемый узел 9, формироJ ватели 10 и 11 дискретного сигнала положительной и отрицательной поляр-, ности, датчик 12 временных интервалов, формирователь 13 опорного сигнала, коммутатор 14 и пороговый селектор

l5. Контроль проверяемых узлов 9 производится по тестовым программам, которые хранятся в блоке памяти 3 и содерIl II жат тестовые команды Указ ание входов, "Указание дискретных входов", "Установка уровней" и "Проверка логики". На дискретные входы поступают дискретные сигналы, уровни которых превышают уровни логических сигналов. Цель достигается за счет формирования дискретных сигналов произвольной длительности с произвольными уровнями. Даны ил, выполнения блока обнаружения 7, регистра 8, датчика 12, коммутатора 14 и селектора 15. 5 ил.

1518906

Ilзобретение относится к технике связи, может использоваться в автоматизированных системах контроля аппаратуры связи и является дополнитель 5 ным к основному авт. св. Р 886291.

Цель изобретения — расширение функциональных воэможностей за счет формирования дискретных сигналов произвольной длительности с произвольны- 10 ми уровнями.

llа фиг.1 представлена электрическая структурная схема устройства для контроля цифровьгх узлов, на фиг.2— блок обнаружения неисправностей и регистра стимулов; на фиг. 3 — датчик временных интервалов, коммутатор и пороговый селектор; на фиг.4, 5 временные диаграммы работы устройст ва для контроля цифровых узлов. 20

Устройство для контроля цифровых узлов содержит блок 1 управления, блок 2 ввода, блок 3 памяти, блок 4 разложения тестовых команд, блок 5 сравнения, блок 6 индикации, блок 7 25 обнаружения неисправностей, регистр

8 стимулов, проверяемый узел 9, фор-. рователь 10 дискретного сигнала noIo;.ëòåëüíoEE полярности, формирователь 11 дискретного сигнала отрица-гсл.ной полярности, датчик 12 временных интервалов, формирователь 13 опорного сигнала, коммутатор 14, пороговый селектор 15, блок 7 обнаружения неисправностей содержит вентили

16, -16,„, триггеры 17 †„„, регистр 8 сч:гмулов содержит триггеры 18 — 18, вентили 19, — 19„,, датчик 12 временных интервалов содержит первьгй, второй и третий таймеры 20, 21, 22, коммута- 40 тор 14 содержит вентили 234-23@, транзисторные ключи 24, -24А,, реле

25, -35<, пороговый селектор 15 содержит компараторы 264 -26щ, вентили

27л ° 45

Контроль проверяемых узлов производится по тестовым программам, которые хранятся в блоке 3 памяти и

It содер:ат тестовые команды Указание входов", Указание дискретных входов", "Установка уровней 1 и "Проверкз логики . 11а дискретные входы подаются дискретные сигналы, т.е. сигналы, уровни которьгх превышают уровни логических.

Команда "Указание входов определяет входные контакты проверяемого узла, на которые подаются логические или дискретные cEEIBëëû; входные КоН такты обозначаются единицами, выходные — нулями . В к ома яде "Ук а э ание дискретных входов" указаны входные контакты, на которые подаются только дискретные сигналы, В команде УстаHoBKQ уровней" записываются значения положительного и отрицательного сигналов, подаваемых на дискретные входы, и уровень опорного сигнала, с которым сравниваются сигналы, поступающие с проверяемого узла.

Команда |Проверка логики" является основной командой тестовой программы; она содержит тестовый набор стимулов и эталонов и временные параметры. При выполнении этой команды информация о временных параметрах передается из блока 3 памяти в блок I управления, а тестовый набор — в блок 4 разложения тестовых комагщ, где с помошгю команды Указание вхоII дов происходит разделение его на развернутые стимулы и эталоны, Развернутые стимулы получаются путем логического умножения тестового набора на команду Указание входов, а развернутые эталоны — путем логического умножения тестового набора на инверсию команды Указание входов

Для выполнения этих функций блок 4 разложения тестовых команд выполнен на микросхемах К155 Л111 и К155 JLII.

Пусть тестовый набор команды Проверка логикин содержит код 0,1...,,1, где первому контак гу проверяемого узла соответствует "О", 1 торому

"1"„ контакту И вЂ” "1", а в команде

II II

Указание входов закис;.. код

1. .., О, т.е. и .рвый и второй контакты являюгся входными, а контакт М вЂ” выходным. Б блокс 4 разложе— ния тестовьгл команд тестовый набор преобразуется в развернутые стимулы

О, 1. .., О, где значения сигналов на входньгх контактах сохраняются теми же, что в исходном наборе, а выходной контакт отмечается нуле."1, и развернутые эталоны О, О, ..., I, где входные контакты отмечаются нулями, а значение сигнала ня вьгходном контакте сохраняется тем же, что в исходном наборе.

Временные параметры выполнения команд Проверка логики показаны на ф:1г.4. Параметр Т, зада т длительность входных сигналов, интерв,Ill Т определяет задержку сигналов яр< са относительно начала входных сlllBoëoB, а менных интервалов реализует временные параметры Т,, Т, Т >, выполнен на микросхеме КР 580 ВИ53, представляющей собой трехканальное программируемое устройство, используемое в режиме формирования одиночных стробов.

В коммутаторе 14 осуществляется выбор дискретных входов и подача логических или дискретных сигналов на входные контакты проверяемого узла.

Пороговый селектор 15 служит для оценки уровней сигналов, поступающих с контактов проверяемого узла, относительно уровня опорного сигнала, который выдает формирователь 13 опорного сигнала, выполненный также на цифро-аналоговом преобразователе.

Блок 5 сравнения предназначен для сравнения реакции проверяемого узла с развернутыми эталонами и может быть выполнен на микросхемах К555 СП1.

Блок б индикации служит для отображения результатов контроля.

Блок 1 управления вырабатывает управляющие команды и осуществляет передачу управляющей информации в соответствии с тестовыми командами; он представляет собой микропроцессор, выполненный на микросхемах KP 580

ИК80А и KP 580 ИГ82.

Устройство для контроля цифровых узлов работает следующим образом.

По управлян.щей команде Ввод иэ блока 1 управления тестовая программа с помощью блока 2 ввода заносится в блок 3 памяти. В начале тестовой программы записываю-,ся команды "Указание входов", "Указание дискретных входов и чустановка уровней", которые подготавливают устройство к работе.

Команда Указание входов передается из блока 3 памяти в блок 4 разложения тестовых команд, где используется при выполнении команд нПроверка логики", При считывании иэ блока 3 памяти в блок 1 управления тестовой команды указание дискретных входовп последний с помощью регистров на микросхемах КР580 ИР82 преобразует команду в М-разрядный двоичный код, в котором единицами обозначены дискретные входы, а нулями — остальные контакты проверяемого узла, Этот код передается на входы реле 25, -25 коммутатора

14. При поступлении сигнала "1", например, на вход происходит срабатыва5 ) 5) 8906 время Тэ — длительность сигналов опроса реакции проверяемого узла. При исполнении одной команды "Проверка

11 логики на все контакты проверяемого . узла одновременно подаются тестовые

5 сигналы с одинаковыми временными параметрами. В любой команде "Проверка

It логики могут быть записаны свои временные параметры. 10

Возможность задания каждого иэ временных параметров позволяет тестировать как комбинационные, так и последовательные схемы. При проверке комбинационных схем опрос реакции проверяемого узла производится во время подачи входных сигналов, для чего интервал Т, должен быть не менее суммы Т и Т (фиг.4а, первая коз манда). Для повышения достоверности 20 при проверке последовательных схем опрос должен производиться после окончания входных сигналов, т,е. интервал Т должен быть больше Т (фиг.4а, вторая команда). Временные 25 параметры распространяются как на логические, так и на дискретные сигналы (фиг.4б). При задании параметра

Т,=О длительность входных сигналов равна периоду повторения команд Про- 30 верка логики" (фиг.4в).

Блок 2 ввода предназначен для ввода в блок 3 памяти тестовых программ.

При записи тестовых программ на перфолентах в качестве блока 2 ввода

35 используется фотосчитыватель. Блок 3 памяти предназначен для хранения тестовых программ; он может быть выполнен на основе микросхем КР537 РУ8. В блоке 4 разложения тестовых команд происходит разделение тестового набора команд "Проверка логики" на развернутые стимулы и эталоны. Блок 7 обнаружения неисправностей служит для записи развернутых стимулов и 45 фиксации реакции проверяемого узла.

Регистр 8 стимулов осуществляет подачу развернутых стимулов на коммута.тор )4 для задания полярности логических или дискретных входных сигналов.

Формирователи дискретных сигналов положительной 10 и отрицательной ll полярности представляют собой цифроаналоговые преобразователи, которые могут быть выполнены на основе микросхем серии 572 ПА1А, и предназначены для подачи на проверяемый узел дискретных сигналов. Датчик 12 вре1518906 ние реле 25 и через замкнутые кон такты реле 25< осуществляется подключение первого транзисторного ключа 24 к дискретному входу проверяемого узла 9. Если вход проверяемого узла 9 логическим входом (o6oзначен нулем в М-разрядном двоичном коЛе), то реле 25 не срабатывает и контакты реле 25 остаются в нерабом чем состоянии. Таким образом, проводится настройка коммутатора 14 перед контролем каждого проверяемого узла °

При считывании иэ блока 3 памяти в блок 1 управления тестовой команды

"Установка уровней" величины уровней положительного, отрицательного и опорного сигналов преобразуются в цифровые коды, которые передаются на соответствующие формирователи 10, 11 и 13 ° На выходе формирователей

10 и 11 вырабатываются дискретные сигналы, поступающие на транзисторные ключи 24,-24щ коммутатора 14, а на выходе формирователя 13 — опорный сигнал положительной или отрицательной полярности, поступающий на компараторы 26,-26м порогового селектора 15.

При считывании команды "Проверка логики 1 из блока 3 памяти в блок 1 управления поступает информация о временных параметрах Т„, Т, Т фиг.4а, б, в, где они преобразуются в соответствующие цифровые коды для таймеров 20, 21, 22 датчика 12 временных интервалов. Блок 1 управления вырабатывает команду Установка режима" (фиг.5a), устанавливающую таймеры 20, 21, 22 в режим формирования одиночных стробов. По команде Загрузка фиг.5б происходит запись кодов параметров Т,, Т, Т в таймеры

20, 21, 22.

Тестовый набор, записаннъй в команде "Проверка логикив, поступает .из блока 3 памяти в блок 4 разложения тестовых команд, где разделяется на развернутые стимулы и эталоны.

По.команде "Сдвиг" (фиг.5в) иэ блока 1 управления развернутые стимулы последовательным кодом поступают в блок 7 обнаружения неисправностей и записываются в сдвиговый регистр на триггерах l7< — 17 . По команде "Запись" (Лиг.5г)из блока 1 управления развернутые стимулы передаются в регистр на триггерах 18, — 18м. Блок 1 управления открывает вентили 19» †!А

55 (элементы И-HF.) регистра стимулов 8 и развернутые стимулы поступают на вентили 23,-23м коммутатора l . По команде "Начало счета" (фиг.5д, из блока управления таймер 0 датчика !

2 временных интервалов вырабатывает сигнал "Подача" (фи .5е)„ который открывает вентили 23,-23,„ на время

Т . На выходе вентилей 23„-23 формируются логические сигналы длитеЛьностью Т,, которые подаются на логические входы проверяемого узла 9 через контакты реле„ находящиеся в нерабочем состоянии, минуя транзисторные ключи. На дискретные входы проверяемого узла 9 дискретные сигналы подаются от форм; р ьателей дискретных сигналов положительной 10 и отрицательной 11 полярности зависимости от кода сигнала, записавьогo в соответствующем разряде развернутых стимулов. Например, при записи н °,;я в первом разряде стимулов на вход -ñ"итиля 23., поступает сигнал "0", и транзисторный ключ 24 осуществляе;. передачу положительно| о сигнала через замкнутые ксчтакты реле 25 м на дискретныл вход пров ряемого узла 9.

При записи диницы в гервом разряде стимулов íà вход вентиля 23» поступе".- сигнал "1" и транзисторнь.й ключ 24 передает отрицательный сигнал на дискретный вход проверяемого узла 9. .Длител ность этих сигналов также определяетсз параметром Т

Реакция проверяемого узла 9 через дискретный и логически."": входы поступает на входы компара-..оров 26,-26, порогового селектора 15, где осуществляется сравнение ее с опорным сигналом, поступающим с формирователя 13 опорного сигнала.

Через интервал Т после начала сигнала "Подача" (фиг.5е) таймер 22 датчика 12 временных интервалов вырабатывает сигнал "Опрос" (фиг.5ж) длительностью Т, открывающий вентили 27, -27„, и результат сравнения реакции с опорным сигналом посту-пает в блок 7 обнаружения неисправностей на регистр на триггерах 17„ -17„„ через дополнительные входы вентилей

l6,-16м (элементы И-ИЛИ-I1F1.

По команде "Сдвиг" (фиг.5в) из блока 1 управления эта лнф рмация последовательным кодом и редается в блок 5 сравнения, где, Нисходит сравнение с развернутичи ->.галонами, 1518906

Фив. 2 поступающими из блока 4 разложения тестовых команд. По команде "Индикация" (фиг.5з) из блока 1 управления результаты контроля отображаются в блоке 6 индикации.

Ф о р м у л а и з обретения

Устройство для контроля цифровых узлов по авт, св. Ф 886291, о т л ич а ю щ е е с я тем, что, с целью расширения функциональных возможностей за счет формирования дискретных сигналов произвольной длительности с произвольными уровнями, введены пороговый .селектор, формирователь опорного сигнала, формирователь дискретного сигнала положительной полярности, формирователь дискретного сигнала отрицательной полярности, датчик временных интервалов и коммутатор, к первому, второму и третьему входам которого подключены выходы соответственно формирователя дискретного сигнала положительной полярности, формирователя дискретного сигнала отрицательной полярности и первьп выход датчика временнь»х интервалов, второй

5 выход которого подключен к первому входу порогового селектора, выход которого подключен к дополнительному входу блока обнаружения неисправностей, при этом выход регистра стимулов подключен ко входу проверяемого узла через четвертый вход коммутатора, к пятому входу которого и входам формирователя дискретного сигнала положительной полярности, формирователя дискретного сигнала отрицательной полярности, датчика временных интервалов и формирователя опорного сигнала подключены соответствующие выходы блока управления, а выход коммутатора подключен к второму входу порогового селектора, к третьему входу которого подключен выход формирователя опорного сигнала.

1518906

У. Ю. ней спра3носнюй

Фиг.8

Яасругка Е

Сдвиг 8

Junuo e

Huvuno

evemu

)Foluvu е

Оправе,к

Я

&r8unugupr файв, Ф

Фие, S

Составитель Г.Лерантович

Техред Л.Олийнык Корректор Т.Палий

Редактор А.Долинич

Заказ 6612/57 Тираж 626 Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-издательский комбинат "Патент", г. Ужгород, ул. 1 агарина, 101