Электронная вычислительная машина

Электронная вычислительная машина

Иллюстрации

Показать все

Реферат

 

Изобретение относится к вычислительной технике и может быть использовано в системах управления. Цель изобретения - повышение производительности при обработке мисковых структур данных. ЭВМ содержит процессор 1, блок 2 памяти, блок 3 ввода-вывода, узел 4 обработки списков, вход 5 сброса, входы 6 и 7 синхронизации, информационные выход 8 и вход 9, управляющие выходы 10 и 11, управляющие входы 12 и 13. На первом этапе процессор 1 подготавливает в блоке 2 памяти исходные параметры, обуславливающие выполнение определенных процедур со списками данных. На втором этапе блок 4 обработки списков производит непосредственное выполнение требуемой процедуры с использованием предварительно подготовленных параметров. 7 ил., 7 табл.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (51) 4 G 06 F 15/00

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К А BTOPCHOMY СВИДЕТЕЛЬСТВУ

0 9 /РАЙ/!/3

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

flO ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР (21) 4408562/24-24 (22) 12. 04. 88 (46) 07.11,89.Бюл. 11- 41 (71) Особое конструкторское бюро "10r"

Головного монтажно-технологического управления "ЮГ" (72) М.А,Гайворонский и Ю.Я.Пушкарев (53) 681.3 (088.8) (56) Микропроцессорные средства .и системы, 1987, У 4, с,74.

Микропроцессорные средства и системы, 1987, У 5, с.76. (54) ЭЛЕКТРОННАЯ ВЫЧИСЛИТЕЛЬНАЯ МАШИНА (3BM) (57) Изобретение относится к вычислительной технике и может быть использовано в системах управления. Цель

„З0»1253 А1

2 изобретения — повышение производительности при обработке мисковых структур данных. ЭВМ содержит процессор 1 блок 2 памяти, блок 3 ввода-вывода, узел 4 обработки списков, вход 5 сброса, входы 6 и 7 синхронизации, информационные выход 8 и вход 9, управляющие выходы 10 и 11, управляющие входы 12 и 13. На первом этапе процессор 1 подготавливает в блоке 2 памяти исходные параметры, обуславливающие выполнение определенных процедур со списками данных, На втором этапе блок 4 обработки списков производит непосредственное выполнение требуемой процедуры с использованием предварительно подготовлЕнных парамет-@ ров. 7 ил., 7 табл, 1520533

Изобретение относится к вычислительной технике и может быть использовано в системах управления.

Цель изобретения — повышение про5 изводительности ЭВМ при обработке списковых структур данных.

На фиг.1 изображена схема ЭВМ; на фиг.2 — схема блока обработки списков; на фиг.3 — 5 — временные диаграммы работы ЭВМ; на фиг.6 — структура списка;на фиг.7 — диаграмма выполнения операции со списком.

ЭВМ (фиг.1) содержит процессор 1, блок 2 памяти, блок 3 ввода-вывода, узел 4 обработки списков. ЭВМ имеет вход 5 сброса, вхиды 6 и 7 синхронизации, информационные выходы 8 и вход

9, управляющие выходы 10 и 11, управляющие входы 12 и 13. 20

Узел 4 обработки списков (фиг,2) содержит блок 14 памяти параметров, блок 15 памяти операндов, информационные регистры 16 и 17, счетчики )8 и

19 адреса, сумматор 20, блок 21 срав- 25 нения, мультиплексор 22 адреса, дешифраторы 23 и 24 адреса, блок 25 памяти микрокоманд регистр 26 операций, регистр 27 адреса микрокоманд, мультиплексор 28 условий, управляющие дешифраторы 29 — 31, шинные коммутаторы 32 — 34, шинные формирователи 35 — 39, управляющий регистр 40, триггер 41 состояния, триггер 42 захвата, триггер 43 прерывания, элементы И 44 и 45, элементы ИЛИ 46 и 47.

На временных диаграммах работы микроЭВМ (фиг.3-5) обозначены: 48 импульсы на входах 6 и 7 синхронизации ЭВМ; 49 — сигнал на адресном выходе процессора 1; 50 — сигнал данных на информационном входе-выходе процессора 1; 51 и 52 — сигналы на вхорах чтения H записи блока 2 памяти 45 соответственно; 53 — сигнал на выходе управления выводом процессора 1; 54 и 55 — сигналы на входе подтверждения захвата и выходе подтверждения микропроцессора 1 соответственно, 56 - сигнал на выходе дешифратора 23 адреса; 57 и 58 — сигналы на выходах триггеров 42 и 43 соответственно;

59 и 60 — сигналы на втором и третьем выходах управляющего регистра О.

4 соответственно; 61 — сигнал на входе записи регистра 26 операций; 62 и

63 — сигналы на счетных входах прибавления счетчиков 18 и 19 адреса соответственно; 64 и 65 — сигналы на входах управления записью-чтением блоков 14 и 15 памяти соответственно; 66 — сигнал на входе управления мультиплексора 22 адреса," 67 - сигнал на выходе блока 21 сравнения °

ЭВМ работает следующим образом.

Для приведения ЭВМ в исходное состояние на вход 5 сброса подается сигнал сброса, в результате чего регистры 26, 27 и 40, триггеры 41 — 43 устанавливаются в ноль.

На входы 6 и 7 синхронизации ЭВМ подается серия импульсов.

Работа ЭВМ основана на выполнении программ (набора команд), хранимой в блоке 2 памяти. В свою очередь, каждый цикл операции выполняется в течение нескольких тактов . Длительность такта определяется периодом следования импульсов 48, Процессор 1 осуществляет потактовое выполнение команд на уровне микрокоманд.

Рассмотрим работу ЭВМ с учетом узла 4. На фиг.6 показана очередь задач, представленная в виде двухсвязного реверсивного списка. В каждом элементе списка имеются определенные поля, используемые при выполнении процедур со списками. В поле параметра "Вперед" и в поле параметра "Назад" указываются начальные адреса соответственно следующего и предыдущего элементов списка, На фиг.б (для наглядности) в этих полях указаны номера соответствующих элементов списка. Поле параметра Назад первого элемента списка равно О, и, соответственно„ равно нулю поле параметра "Вперед" последнего элемента списка.

Кроме того, различные информационные поля, например, имя, приоритет и другие могут использоваться при выполнении операций со списками.

Какая-либо операция со списками выполняется в следующем порядке. Основная программа (программа операционной системы) формирует в оператив— ной области блока 2 памяти блок параметров списка.

Структура и формат этого блока приведены в табл.1.

После этого для указания узлу 4 о необходимости выполнения операции со списками данных в основной программе .предусматривается выполнение

1520533

45 команды "Вывод". Процессор 1 приступает к выполнению этой команды (фиг.3) ° Для упрощения выполнение этой команды (фиг.3) показано только функционально, На шину ацреса процессор 1 устанавливает адрес узла 4 (один из адресов устройств ввода-вывода, зарезервированный за узлом 4).

На шину данных процессор 1 выдает 10 адрес блока параметров списка (местонахождение его в блоке 2 памяти).

При выдаче процессором 1 сигнала 53 ,дешифратор 23 адреса вырабатывает сигнал 56. 15

До этого момента времени узел 4 находится в пассивном режиме в ожидании единичного значения сигнала

56 — сигнала "Старт". Единичным сигналом 56 адрес блока параметров спис- 20 ка записывается в счетчик 19 адреса.

Из блока 25 памяти микрокоманд считывается первая микрокоманда активного режима работы узла 4 °

Формат микрокоманды показан в табл. 2.

В поле адреса задается адрес следующей. микрокоманды. Младший разряд поля адреса поступает с третьего выхода блока 25 памяти микрокоманд íà 3р первый информационный вход мультиплексора 28. Остальная часть поля адреса поступает с йервого выхода блока 25 памяти микрокоманд на информационный Вхор, (без MJIRpIHeFo раз- 35 ряда) регистра 27.

Поле перехода поступает с второго выхода блока 25 памяти микрокоманд на управляющий вход мультиплексора

28 условий, 40

В "полях приемников "1" и "2" содержится номер компонента (регистра счетчика или триггера), куда в данной микрокоманде должен быть занесен соответствующий операнд или куда должно быть выдано управляющее воздействие.

Поля приемников "1" и "2" поступают с четвертого и пятого выходов блока 25 на управляющие входы дешифраторов 29 и 30 соответственно. В поле источника содержится номер шинного коммутатора или формирователя, который з данной микрокоманде выдает информацию на шину данных.

Доле источника поступает на управляющий вход дешифратора 31, В поле адреса операнда и в поле адреса параметра указываются адреса операндов и параметров, содержащихся в блоках 15 и 14 памяти соответственно, В поле управления содержатся коды, используемые для выдачи управляющих сигналов, Поле управления поступает на информационный вход управляю" щего регистра 40.

Бит состояния характеризует ре= зультат выполнения операций со списками, Бит состояния поступает на вход триггера 41.

На временной циаграмме (фиг.3-6) такты работы узла 4 обработки списков по выполнению алгоритмов операций (табл.4, 6 и 7) обозначены арабскими цифрами (каждому такту соответствует выполнение определенной микрокоманды). Длительность такта определяется периодом следования импульсов 48, По импульсу с выхода дешифратора

30 устанавливается в единицу триггер 42 захвата (сигнал 57). Узел 4 переходит в режим ожидания единичного значения сигнала 54, После завершения выполнения очередного цикла операции процессор 1 анализирует состояние сигнала 57 на входе захвата.

При единичном значении сигнала 57 процессор 1 вырабатывает сигнал 54 и переходит в режим ожидания (режим ожида-, ния обнуления сигнала 57) и освобождает адресную шину, шину данных и шину управления, Одновременно по единччному сигналу 54 открываются шинные формирователи 36 — 38.Адрес с выхода счетчика 19 адреса поступает через мультиплексор 22 на шину адреса.

По единичному сигналу 60 и, соответственно, сигналу 51 из блока 2 памяти считывается первое слово блока параметров списка (код операции) и сигналом 61 записывается в регистр 26 операций. По коду в регистре 26 из блока 25 памяти микрокоманд считывается первая микрокоманда выполнения требуемой операции °

Перечень операций над списками, выполняемых блоком 4, представлен в табл,3.

В начале работы ЭВМ первой операцией; выполняемой блоком 4, является

"Инициализация". Блок параметров спис. ка для данной операции не содержит 1, 2.и 3-го слов (табл, 1). Слова с 4-го по 8-е для каждой определенной струк7 1520533

30 туры списков имеют постоянные значения, Перед началом работы со списками при выполнении операции "Инициализация" эти константы (a также константа 00, слово 9) вводятся в блок

14 памяти параметров (фиг.3) .

В табл.4 показан алгоритм микропрограммы выполнения операции "Иници"

ll ализация 1О

В табл.4 и последующих таблицах с алгоритмами микропрограмм приняты следующие обозначения:

Ri = 0,1,2... — обозначение и нумерация ячеек бло- 15 ка 14;

Li = 0,1,2. ., — обозначение и нумерация ячеек блока 15;

1 — установка в "1" соответствующего сигнала; — установка в "0" соответствующего сигнала; 25 — — пересыпка операнда у

+1 — прибавление единицы к содержимому счетчиков.

Остальные обозначения, составлены из сокращенных наименований компонентов

3ВМ и их позиционных номеров (например, ИР16 — информационный регистр

16; CM20 — сумматор 20 и т.д.). Каж- 35 дой строке в алгоритме соответствует определенная микрокоманда.

По сигналу 63 производится пересчет счетчика 19 адреса, по сигналам

60 и 51 считывается необходимое сло- 40 во и единичным сигналом 64 записывается в соответствующую ячейку блока

14, адрес которой в каждом такте определяется полем адреса параметра соответствующей микрокоманды. После записи параметров в блок 14 завершается выполнение операции "Инициализация".

После завершения выполнения каждой Операции сигналОм с ВыхОда дешиф gp ратора 29 устанавливается в ноль триггер 42 (сигнал 57), Узел 4 освобождает системные шины для процессора 1.

В следующем такте по сигналу с выхода дешифратора 29 устанавливается в единицу триггер 43 (сигнал 58), а в триггер 41 записывается бит состояния, определяющий условия завершения заданной операции, При нормальном завершении onерации бит состояния имеет нулевое значение.

Формат бита состояния узел 4 показан в табл.5.

Узел 4 переходит в режим ожидания следующей команды на выполнение какой-либо операции,со списками.

При нулевом значении сигнала 57 процессор 1 устанавлив ает в ноль сигнал 54 и переходит в активный режим.

При единичном сигнале 58 процессор 1 вырабатывает сигнал 55 и переходит на подпрограмму обработки прерывания. По сигналу 55 устанавливается в ноль триггер 43. В процессе обработки прерывания процессор 1 считывает бит состояния из триггера 41 для анализа (для упрощения на временной диаграмме данная процедура не показа-. на).

Рассмотрим выполнение одной иэ операций 1-й .группы (табл.3), например "Поиск элемента списка по имени".

Блок параметров списка (табл,1) для данной группы операций содержат первые 4 слова (с 0-ro по З-е), Во

2-м и 3-м словах блока параметров списка содержатся начальный и конечный адреса местонахождения в блоке 2 памяти информационного поля (эталон" ного), по которому производится поиск.

В табл.6 показан алгоритм микропрограммы выполнения рассматриваемой операции поиска.

На фиг.4 показана временная диаграмма выполнения этого алгоритма.

Вначале выполнения микропрограм- . мы (строки 1-6, табл .10) производится считывание соответствующих слов блока параметров списка из блока 2 памяти в соответствующие ячейки бло.— ков 14 и 15 (слово !†!.О, слово

2 Ll слово 3 R5).

При выполнении микрокоманд (строки 7 и 8, табл.6) определяется адрес имени анализируемого элемента списка. Этот адрес определяется путем суммирования начального адреса элемента списка с постоянным кодом соответствующего смещения ° Полученный . адрес засылается в счетчик 18 адреса.

В счетчик 19 адреса засылается адрес эталонного имени, по которому производится поиск.

При выполнении микрокоманд (строки 9 — 12, табл,6) производится счи-:

1520533

I тывание первого слова реального имени элемента списка и эталонного по соответствующим адресам счетчиков 18 и 19 адреса. При нулевом значении сигнала 66 мультиплексор 22 передает на свой выход содержимое счетчика 19, при единичном значении сигнала 66 — содержимое счетчика 18.

При исполнении микрокоманды (стро- 10 ка 13, табл,6) производится сравнение первых слов реального и эталонного имен. При их равенстве сигнал 67 равен l, в микрокомандах (строки 13 и 14,.табл.б) организуется проверка: последнее ли слово анализируемого поля (в данном случае имени) проверено, Для этого организуется сравнение конечного адреса данных с текущим (строки -14 и 15,табл.6). При их неравенстве (для случая, когда анализируемое поле содержит более одного слова) сигнал 67 имеет нулевое значение, в микропрограмме осуществляется возврат (на строку 9, табл.6) 25 для считывания и проверки следующих слов анализируемого поля.

При нормальном завершении сравнения (строка 15,табл.6) сигнал 67 име-30 ет единичное значение.

В этом случае в триггер 41 записы- вается "0", а в счетчик 19 адреса sa писывается адрес найденного элемента списка (строка 20,табл.б).Этот адрес

35 считывается процессором 1 в подпрограмме обработки прерывания после завершения выполнения узлом 4 заданной операции.

При отрицательном результате срав- ® кения реального и эталонного имен сигнал 67 равен 0 (строка 13, табл.6) организуется переход к проверке имени следующего элемента списка. Для этого в микрокомандах (строки 16 и

17,табл.6) вычисляется адрес ячейки блока 2 памяти, в которой содержит— ся начальный адрес следующего элемента списка (параметр "Вперед" ), П и исполнении микрокоманды (строр

50 ка 18, табл. 6) считывается адрес, второго элемента списка (взамен адреса первого элемента списка) .

В микрокоманде (строка 19, табл.6) производится проверка считанного адреса на равенство О, Нулевое зыаче5 ние считанного адреса указывает на то, что текущий элемент списка является последним. В этом случае в триггер 41 состояния записывается 1 (строка 21, табл.6), При ненулевом значении адреса следующего элемента списка узел 4 возвращается на проверку следующего элемента списка. После исполнения микрокоманд (строка 20 или строка 21, табл.6) завершается исполнение операции поиска элемента списка по имени, Аналогичным образом выполняются и другие операции поиска 1-й группы (табл.3)

З табл,7 показан алгоритм микропрограммы исполнения операции 2-й группы (табл.3) "Удаление элемента из списка".

Для этой операции в первом слове блока параметров списка указывается адрес элемента, который необходимо удалить из списка, Сущность алгоритма состоит в следующем, На фиг.7 показана диаграмма, поясняющая сущность выполнения данного алгоритма. Вначале организуется считывание в блок 15 параметров

"Назад" и "Вперед" i-го элемента списка (строки 1-7, табл.7}. Начальный адрес i-го элемента задан в слове 1 блока параметров списка.

Затем параметр "Вперед" i-го элемента записывается вместо параметра

"Вперед" (i-1)-го элемента списка (строки 8 и 9, табл.7), а параметр

"Назад" i-го элемента списка записывается вместо параметра "Назад" (i+

+1)-го элемента списка. Таким образом, i-й элемент оказывается исключенным из цепи списка, На фиг.5 приведена временная диаграмма выполнения операции удаления элемента из списка.

Аналогичным образом могут быть составлены и запрограммированы на уровне микрокоманд и остальные операции обработки списков (табл.3).

Формула изобретения

Электронная вычислительная машина (ЭВМ), содержащая процессор, блок памяти и блок ввода-вывода, причем адресный выход процессора соединен с адресными входами блока памяти и блока ввода-вывода, информационный вход-выход процессора соединен с информационными входами-выходами блока

1520533

12 памяти и блока ввода-вывода, выход управления чтением из памяти и выход управления записью в память процессора соединены соответственно с входом чтения и с входом записи блока памяти, выход управления вводом и выход управления выводом процессора соединены соответственно с входом чтения и с входом записи блока ввода- 10 вывода, информационные выход и вход

I которого соединены соответственно с информационными входом и выходом ЭВМ, выход сопровождения вывода и выход соединены соответственно с дополнительными выходами ЭВМ, вход квитирования вывода и вход сопровождения . ввода блока ввода-вывода соединены соответственно с одноименными входа20 ми ЭВМ, вход сброса процессора соединен с входом сброса блока ввода-вывода и с входом сброса ЭВМ, вход синхронизации процессора соединен с вхо дом синхронизации 3BN, о т л и ч а ю-.25 щ а я с я тем, что, с целью повышения производительности ЭВМ при обработке списковых структур данных, она дополнительно содержит блок памяти параметров, блок памяти операндов, первый и второй информационные регистры, первый и второй счетчики адреса, сумматор, блок сравнения, мультиплексор адреса, первый и второй дешифраторы адреса, блок памяти микро- 35 команд, регистр операций, регистр адреса микрокоманд, мультиплексор условий, первый, второй и третий управляющие дешифраторы, первый,:;второй и третий шинные коммутаторы, пер-; 40 вый — пятый шинные формирователя, управляющий регистр, триггер состояния,.триггер захвата, триггер прерывания, первый и второй элементы И, первый и второй элементы ИЛИ, причем информационные входы первого и второго дешифраторов адреса соединены с выходом первого шинного формирователя и с адресным выходом процессора, стробирующие входы первого и второго дешифраторов адреса сое45 динены соответственно с выходом управления выводом и с выходом управления вводом процессора, выход первого дешифратора адреса соединен с первым . информационным входом мультиплексора условий и с первым входом первого элемента ИЛИ, первый выход второго, дешифратора адреса соединен с управ55 квитирования ввода блока ввода-вывода 15

1 ляющим входом второго шинного формирователя, выход которого соединен с выходом перво ro шинно го формировате. ля, с информационными входами-выходами первого, второго и третьего шинных коммутаторов, с информационными, входами блока памяти параметров и регистра операций, с информационным входом-выходом процессора, второй выход второго дешифратора адреса соединен,с первым входом второго элемента

ИЛИ, выход регистра операций соединен с входом старших разрядов адреса блока памяти микрокоманд, выход поля адреса следующей микрокоманды которо-. го соединен с информационным входом старших разрядов регистра адреса микрокоманд, выход поля выбора логического условия блока памяти микрокоманд соединен с управляющим входом мультиплексора условий, выход которого соединен с информационным входом младшего разряда регистра адреса микрокоманд, выход которого соединен с входом младших разрядов адреса блока памяти микрокоманд, поля младшего разряда адреса микрокоманды которого соединены с вторым информационным входом мультиплексора условий, выход поля управления первым приемником результата блока памяти микрокоманд соединен с информационным входом первого управляющего дешифратора, выходы с первого по седьмой которого соединены соответственно с входом записи регистра операций, с входом записи первого счетчика адреса, со счетным входом первого счетчика адреса, с входом управления записьючтением блока памяти параметров, с первым входом установки в "0" триггера захвата, с входом записи первого информационного регистра, с входом записи триггера состояния и с входом установки в "1" триггера прерывания, выход поля управления вторым приемником результата блока памяти микрокоманд соединен с информационным входом второго управляющего дешифратора", выходы с первого по четвертый которого соединен соответственно с вторым входом первого элемента ИЛИ, со счетным входом второго счетчика адреса, с входом записи второго информационного регистра. и с входом установки в "1" триггера захвата, выход первого элемента ИЛИ соединен с входом записи второго

l3

14

1520533 счетчика адреса, выход блока сравнения — с третьим информационным входом мультиплексора условий, выход поля управления источником информации бло5 ка памяти микрокоманд — с информационным входом третьего управляющего дешифратора, -выходы с первого по четвертый которого соединены соответственно с управляющими входами первого и второго шинных коммутаторов, с управляющим входом третьего шинного формирователя, с вторым входом второго элемента ИЛИ, выход которого соединен с управляющим входом третьего шинного коммутатора, выходы полей адресации блока памяти операндов и блока памяти параметров блока памяти микрокоманд соединены с адресными входами соответственно блока. памяти 10 операндов и блока памяти параметров, выход прля признака завершения микропрограммы блока памяти микромоманд соединен с информационным входом триггера состояния, выход которого соеди- !5 нен с информационным входом второго шинного формирователя, информационные вход и выход блока памяти операндов соединены соответственно с информационными выходами и входом второго 30 шинного коммутатора, выход блока памяти параметров соединен с информационным входом второго информационного регистра, выход которого соединен с первыми информационными -вхо- 35 дами блока сравнения и сумматора, выход первого шинного коммутатора соединен с информационным входом первого информационного регистра, выход которого соединен с информационным 40 входом первого шинноro коммутатора и с вторыми информационными входами блока сравнения и сумматора, выход сумматора соединен с информационными входами третьего шинного формирова- 45 теля и первого счетчика адреса, выход которого соединен с первым инфор мационным входом мультиплексора адреса, выход которого соединен с инфОрмациОнным ВхОдОм перВОГО шиннОГО 50 формирователя, второй информационный вход мультиплексора адреса соединен с выходом второго счетчика адреса и . с информационным входом третьего шинного коммутатора, выход которого соединен с информационным входом второго счетчика адреса, выход поля задания режима блока памяти микрокоманд соединен с информационным входом управляющего регистра, первый, второй и третий выходы которого соединены соответственно с управляющим входом . мультиплексора адреса, с информационными. входами четвертого и пятого шинных формирователей, вход записи регистра адреса микрокоманд соединен, со стробирующими входами первого и второго управляющих дешифраторов, с первыми входами первого и второго элементов И и с вторым входом синхронизации 3BN, вторые входы второго и первого элементов И соединены соответственно с вьмодами полей управления блока памяти операндов и регистра управления блока памяти микрокоманд, выходы первого и второго элементов И соединены соответственно с входом записи управляющего регистра и с входом управления чтением-за- . писью блока памяти операндов, вход установки в "0" регистра адреса микрокоманд соединен с входами установки в "0" регистра операций триггера состояния управляющего. регистра, с вторыми входами установки в "0" триго геров захвата и прерывания и с входом сброса ЭВМ, выходы триггеров захвата н прерывания соединены соответственно с входами захвата и прерывания процессора, выход подтверждения захвата которого соединен с четвертым информационным входом мультиплексора условий и с управляющими входами первого, четвертого и пятого шинных формирователей выход подтверждения прерывания процессора соединен с перВым входом установки в "0" триггера прерывания, выходы четвертого и пятого шинных формирователей — соответственно с выходом управления записью в память и с выходом управления чтением из памяти процессора, Т а б л и ц а 1

Управляющее слово (код операции)

Начальный адрес первого элемента списка

Начальный адрес данных

1520533 16

Продолжение табл. 1

Конечный адрес данных

Код смещения параметра

"Вперед"

Код смещения параметра ,"Назад"

Код смещения имени элемента списка

Код смещения приоритета элемента списка

Код смещения информационного поля элемента списка

Нулевая константа 00 м 9

П р и м е ч а н и е: Во втором слове "Начальный адрес данных" указывается начальный адрес массива данных (эталонного) в случае выполнения операций поиска (табл.2), а также массива данных, предназначенного для записи в элемент списка (группа операций 3, табл,2), В третьем слове указывается, соответственно, конечный адрес массива данных. "Коды смещения", указываемые в словах 4-8, предназначены для определения начальных адресов соответствующих полей элементов списка. Формат блока параметров списка показан в общем виде. Для различ.ных операций отдельные слова в блоке параметров списка могут пропускаться ° .

Таблица2

Микрокоманда

Поле пе- Поле рехода адреса

Бит сос.— тояния

Таблица

Инициализация

Поиск элементов списка по значению конкретного поля. по имени по приоритету по информационному полю

Перемещение, элементов списка: удаление введение

01

02

04

Поле Поле Поле ис- Поле Поле Поле адприем- прием- точника Управ- адреса реса паника ника ления операн раметра н1и "2"

18

1520533:

Продолжение табл.З

Изменение поля в элементе списка: изменение имени изменение приоритета изменение информационного поля

Подсчет элементов списка по значению определенного поля.

Таблица4 комментарий

Функциональные действия в микрокоманде

1 1108

2 БП2- КО; + l СЧА 19; $ 108 Засылка слова 4 блока параметров списка в нулевую ячейку блока 14

З ) 108

4 БП2 RI - + 1 СЧА 19; !08

Слово 5 в первую ячейку блока 14

5 )108

6 БП2 — К2; + 1 СЧА 19! f 108

7 108

Слово 6 во вторую ячейку блока 14

Слово 7 в третью ячейку блока 14

8 БП2 R3; + 1 СЧА19; )109

9 1109

10 БП2 R4; + 1 СЧА19; 108

Слово 8 в четвертую ячейку блока 14

I 1 108

12 БП2-+К7; + 1 СЧА19; f108

Слово 9 в седьмую ячейку блока 14

Таблица5.

Номер бита

0 — элемент списка найден

l — элемент списка не найден

Значение

Г.I

06

07

08

1520533

19

Таблицаб

В Функциональные действия в микрокоманде и/п

1 ),108

2 БП2 LO;

3 1 108

+1 СЧА 19; ) 108

БП2-+ Ь1;

+1 СЧА 19; f 108

) 108

ВП2-ФК51

1 108

Р 2..- HP 1 7 q t 1 1 4

HP16

О-+СЧА18; Ьl-+СЧА 19

08 114

10 БП2- К6; 1108

08 +1СЧА

-+ ИР)7; БП2 — тИР

АНАЛИЗ БС 21

19- ИР 16; R5 H

АНАЛИЗ БС 21

12 . 9 13

15

ИР 16; RO HP 17

20 — СЧА 181 f 108

- ЬО ) 108; БП2-+ HP 16; R7 HP 17

АНАЛИЗ БС 21

19

- ТС41;

"1"- ТС41

Таблица7

1 (108

2 БП2-+ ЬО 108

Слово 1 — + LO

3 ЬО- ИР16; Rl ИР17;

4 СМ20- С4А18; f 108; КО-» HP17;

5 i ÁÏ2- Ьl; ) 108; СМ20 — + СЧА18;

6 f 108; 11- ИР16;

7 БП2- Ь2; 108; СМ20 - СЧА18

8 1 1 07; Ь2-+БП2; К1-+ HP17;

9 ) 107; Ь2-+ИР17;

Слово 5 — Ll

Слово 4 — Ь2

21

22

1520533

Продолжение табл.7

10 СМ20 — СЧА18;

11 I 107; Ll ÁÏ2;

12 1 107

1520533

49

Ю и

И

Я

57

58

60 и бЗ

á9

Ф8

Я бО б2 бЗ

69

5 бб б7

ФиГ4

1520533

52

59

60 рамелр

uzao " 74Г///ЯР/TIP мтолаЯ

ЛмЬ/а Л/

Яиг. б

Составитель А.Афанасьев

Техред М.Моргентал

Корректор А.Обручар

Редактор В.Петраш

Заказ 7938 Тираж 668 .Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-издательский комбинат "Патент", г. Ужгород, ул, Гагарина, 101