Устройство для сортировки чисел

Устройство для сортировки чисел

Иллюстрации

Показать все

Реферат

 

Изобретение относится к автоматике и вычислительной технике и может быть использовано при создании цифровых систем автоматического управления и прогнозирования. Цель изобретения - расширение функциональных возможностей за счет формирования скользящего вариационного ряда переменной длины и определения медианного члена ряда. Устройство содержит блок формирования адресов членов ряда, группу элементов И-ИЛИ, группу регистров, две группы компараторов, две группы блоков задержки, три группы ключей, группу элементов ИЛИ, два счетчика, одновибратор, демультиплексор, выходной регистр, которые осуществляют формирование скользящих выборок заданного объема с заданным шагом скольжения, обеспечивают помехоустойчивое оценивание состояний выходов и входов объекта управления особенно при наличии грубых помех за счет оперативного мажорирования цифровых данных в соответствии с алгоритмом скользящей медианы. 1 з.п. ф-лы, 4 ил.

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУ6ЛИН

„„SU„„1520546

А1 (бр 4 G 06 F !5/36

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К Д ВТОРСКОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТ8ЕННЫЙ КОМИТЕТ

ПО ИЗО6РЕТЕНИЯМ И OTHPblTHAM

ПРИ ГКНТ СССР (21) 4329948/24-24 (22) 17.11.87 (46) 07. 1! .89. Бюл. № 4 1 (71) Сибирский металлургический институт им. Серго Орджоникидзе (72) С.M.Êóëàêoâ, Г,А.Бегишев, Н.Ф.Голубева, К.А.Зимина и И.Г.Черньпп (53) 68!.3(088.8) (56) Авторское свидетельство СССР № 1037246, кл. G 06 F 7/06, 1982. (54) УСТРОЙСТВО ДЛЯ СОРТИРОВКИ ЧИСЕЛ (57) Изобретение относится к автоматике и вычислительной технике и может быть использовано при создании цифровых систем автоматического управления и прогнозирования. Цель изобретения - расширение функциональных возможностей за счет формирования скользящего вариационного ряда пе- .

Изобретение относится к автоматике и вычислительной технике и может быть использовано при создании цифровых систем автоматического и автоматизированного управления, цифровых систем передачи данных.

Цель изобретения — расширение функциональных возможностей устройства за счет формирования скользящего вариационного ряда переменной длины и определения медианного члена ряда °

На фиг. 1 и 2 представлена схема устройства; на фиг. 3 — схема блока формирования адресов членов ряда; на фиг. 4 — схема блоков сравнения. ременной длины и определения медианного члена ряда. Устройство содержит блок формирования адресов членов ряда, группу элементов И-ИЛИ, группу регистров, две группы компараторов, две группы блоков задержки, три группы ключей, группу элементов ИЛИ, два счетчика, одновибратор, демультиплексор, выходной регистр, которые осуществляют формирование скользящих выборок заданного объема с заданным шагом скольжения, обеспечивают помехоустойчивое оценивание состояний выходов и входов объекта управления особенно при наличии гру- . бых помех за счет оперативного ма- а жорирования цифровых данных в соотЯ ветствии с алгоритмом скользящей медианы. 1 з.п.ф-лы, 4 ил.

Устройство (фиг. 1 и 2) содержит блок 1 формирования адресов членов ряда п групп из m+r элементов

И-ИЛИ 2, и регистров 3, группу из и компараторов 4, счетчик 5, группу из и-1 элементов 6 задержки, группу из и элементов И 7, группу из и-1 элементов И 8, элемент 9 задержки, группу из m элементов И 10, и блоков 11 сравнения, группу ключей

12, группу ключей 13, группу из и-1 .компараторов 14, группу ключей 15, группу иэ и-1 элементов 16 задержки, и-1 элемент ИЛИ 17, группу из и-2 элементов 18 задержки, счетчик f 9, одновибратор 20, ключ 2f, демульти1520546 плексор 22, элемент HE-И 23, элемент

НЕ 24, первый 25 и второй 26 элементы ИЛИ, выходной регистр 2?, информационный 28 и тактовый 29 входы, вхоц 30 задания числа членов вариационного ряда, вход 31 задания числа членов скользящего вариационного ряда, шину 32 нулевого потенциала, синхронизирующий выход 33, шину 34 единичного потенциала, информационный выход 35„ выход 36 окончания записи членов ряда.

Блок 1 (фиг. 3) формирования адресов членов ряда содержит ключ 37, счетчик 38,, элемент 39 задержки, ключ 40, счетчик 41, элемент ИК 42, ключи 43-46, элемент ИЛИ 47, сумматор 48, элемент ИЛИ 49,тактовый выход 50, управляющий вход 51, вхвд 52 задания разности числа. членов вариацианного ряда и скользящего вариационного ряда, первый ионформационный выход 53, второй информационный выход 54.

Блок II (фиг. 4) сравнения содержит ключ 55, компаратор 56, элемент

И 57, ключ 58, вычитатель 59, первьпi информационный вход 60, синхронизирующий вход 61, выход "Меньше или равно" 62, выход "Больше"63 информационный выход 64.

Устройство работает следующим образом.

Предварительно на входы 30,31,32 и 34 задаются значения параметров: на вход 30 устройства подается число на вход 3 1 — .число К; на вход

32 — "0", на вход 34 — "1". В исходном состоянии во всех регистрах 3, а также выходном регистре 27 записаны нули.

После пуска устройства двоичные

m"ðàçðÿäHûå числа (х „х,...,х,„j< относящиеся к 1-й группе чисел последовательно друг за другом поступают на вхоцную шину 28 устройства.

Моменты их поступления синхронизированы с импульсами, подаваемыми на вход 29 устройства. По мере поступления чисел каждому из них в блоке 1 присваивается соответствующий адрес.

По первой выходной информационной шине блока 1 на группы 2,....,2,, элементов И-ИЛИ передается адрес числа, а по второй - на группы

2 „,...,2 „,„ само число. При появлении первого числа х, на выходе блока 1 оно передается на первые входы компараторов 4. Поскольку с выходов регистров 3 на вторые входы

55 компараторов 4 поданы нулевые потенциалы, на первых выходах компараторов 4 появляется единичный (разрешающий) потенциал. Одновременно с первым числом х с тактового выхода блока 1 *на счетчик 5, на (и-1)-й элемент И 8 и на и-й элемент И 7 поступает управляющий импульс ° Пройдя (п-1)-й элемент И 8, сигнал поступает на четвертые входы и-й группы элементов И-ИЛИ 2, осуществляя перезапись из (n-I)-ro регистра в и-й регистр 3. Перезапись информации из

i-го регистра 3 (i=1 2,...,n-1) в (i+I) é регистр 3 осуществляется аналогично, т.е. подобно работе сдвигового регистра. Элементы 6 задержки служат для обеспечения устойчивой надежности работы устройства. Пройдя все элементы 6 задержки и поступив на первый элемент И 7,, управляющий им" пульс разрешает запись первого числа х „ и его адреса в первый регистр

3. Адрес числа записывается в первые

r ячеек регистра 3, а само число— в последние m ячеек. Счетчик 5 фиксирует первый управляющий импульс.

Второе число х (будем считать, например, что х )х,) поступает на вторую выходную шину блока 1 одновременно со своим адресом, поданным на первую выходную шину блока 1. При этом на первых выходах компараторов

4 появляется единичный сигнал, так как второе число х больше чисел, записанных в регистрах 3. Управляющий импульс разрешает перезапись чисел и их адресов из i-ro регистра в (i+1)-й регистр 3. В результате в первом регистре 3 будет записано число х и его адрес,. во втором— число х, и его адрес, а во всех остальных — нули. Счетчик 5 фиксирует два управляющих импульса, При поступлении третьего числа х з (пусть х з = х ) на первых выходах компараторов 4 также появляется единичный сигнал, так как очередное число не меньше чисел, записанных в регистрах 3. Третий управляющий импульс осуществляет перезапись информации иэ i-го регистра в (i+1)-й регистр 3. В первый регистр 3 записывается адрес и само число х, Если четвертое число х 1х,, х ix =х >, то на вторых выходах первого и второ1520546

ro компараторов 4 и на первых выходах остальных компараторов 4 появляется единичный сигнал, открывающий третий элемент И 7 и все элементы И 8, кро5 ме первых двух. Четвертый управляющий импульс переписывает информацию из j-ro регистра 3 в (j+1)-й регистр

3 (j = 3,4,...,n-1), а в третий регистр 3 записывается число х и его адрес. В результате в первом регистре будет записано максимальное число, т.е. х > с адресом, во втором регистре — равное ему число х и его адрес, в третьем — x» и его адрес, в 15 четвертом — х, и его адрес, а во всех остальных — нули. Далее до заполнения всех регистров 3 устройство работает аналогично, записывая поступающие числа в регистры 3 в порядке 20 убывания.

После того, как и двоичных чисел прошли через блок 1, на выходе 36 устройства появляется сигнал. По этому сигналу поступление чисел и 25 синхроимпульсов прекращается до появления сигнала на выходе 33 устройства. Одновременно с поступлением числа хр на выходе счетчика 5 появляется единичный сигнал, который по- 30 ступает на первые входы элементов

И 10 и на вход элемента 9 задержки.

Ба вторые входы элементов И 10 подано медианное число x<=med(x,,х

3 -" х ) из регистра 3, где j = — — +1 - 35 и-1 г

-срединный регистр. При поступлении сигнала от счетчика 5 медианное число запоминается выходным регистром

27 и передается на выход 35 устрой- 4g ства. В элементе 9 задержки сигнал задерживается; на время, необходимое для записи медианы х» в регистре 27> и поступает на синхронизирующие входы блоков 11, Из первых 2 ячеек ре- 45 гистра 3 на первый информационный вход блока 11 подается двоичное число, представляющее собой адрес чис ла, хранящегося в регистре 3. Если адрес числа меньше либо равен заданному шагу скольжения К, то из блока 11 на вход регистра 3 подается импульс сброса, обнуляющий r+m ячеек регистра, т.е. стирающий число и его адрес, В случае, если адрес .числа больше заданного числа К, адрес изменяется и новое его значение поступает в первые r ячеек регистра 3, Управляющий импульс, поступивший с выхода первого блока 1l на элемент

HJIH 26, подается далее на элемент !

ИЛИ 25. С элемента ИЛИ 25 сигнал поступает на счетный вход счетчика

19 с предварительно установленной на его входе 34 единицей.

Счетчик 19 фиксирует первый импульс и формирует на своем выходе единичный сигнал, который подается на нормально закрытый ключ 12. При поступлении этого сигнала ключ 12 открывается и пропускает двоичное число иэ последних m ячеек первого регистра 31 в компаратор 14. Если двоичное число х не равно нулю, сигнал с второго выхода компаратора 14 подается на второй вход элемента

ИЛИ 17. В противном случае (х = 0) с первого выхода компаратора 14, сигнал поступает на нормально закрытый ключ 15 и элемент 16 задержки.

Нормально закрытый ключ 15 „открывается и пропускает двоичное число и его адрес из ячеек второго регистра 3 в ячейки первого регистра 3, °

Элемент 16 задержки задерживает сигнал на время, необходимое для перезаписи числа из (+1)-го в i-й регистр 3(i=1,2,..., n) и подает его на первый вход элемента ИЛИ 17,.и на обнуляющий вход (i+1)-ro регистра 3.

Сигнал поступивший либо на первый, либо на второй вход элемента ИЛИ 17 1 поступает на вход элемента 18, задержки. Задержанный на время обнуления регистра 3 сигнал пропускается на второй нормально закрытый ключ

12@ и открывает его. Из последних m ячеек регистра 3 число поступает на компаратор 14 . Если это число равно нулю, то по сигналу с первого выхода компаратора 14 на нормально закрытый ключ 15 осуществляется перезапись числа из третьего во второй регистр 3. Этот сигнал задерживается в элементе 16 задержки и обнуляет третий регистр 3, а также передается на первый вход элемента ИЛИ 17 . Если число, поступившее на компаратор

14 не равно нулю, то сигнал с второго выхода компаратора 14 g поступает на второй вход элемента ИЛИ 17 .

С элемента ИЛИ 17 сигнал задерживается в элементе 18 задержки и подается на следующий нормально закрытый ключ 12 . Далее до срабатывания (n-1)-го элемента ИЛИ 17 „, устройство работает аналогично. Таким об7 1520546 (3

1О

55 разом осуществляется перезапись чисел из нижних регистров в верхние.

После срабатывания (n-1)-го элемента ИЛИ 17„, сигнал с его выхода подается на вход одновибратора 20 и на вход обнуления счетчика 19. По этому сигналу счетчик 19 обнуляется.

Единичный сигнал с одновибратора 20 распределяется демультиплексором 22 по нескольким адресам, т.е. подаются сигналы на управляющие входы К последних нормально закрытых ключей

13. Ключи 13 13„ „, 13 от крываются, и числа из последних К регистров 3 поступают на элемент

НЕ-И 23. Если не все числа равны нулю, то на выходе элемента НЕ-И 23 имеется нуль, который подается на элемент HE 24, и преобразуется в единичный сигнал, который, в свою очередь, поступает на информационный вход нормально закрытого ключа 21.

Ключ 2 1 открывается управляющим сигналом с одновибратора 20. Единичный сигнал с выхода ключа поступает на элемент ИЛИ 25, который срабатывает, пропуская единичный сигнал на счетчик 19. Счетчик 19 фиксирует этот сигнал и открывает первый нормально закрытый ключ 12. Устройство снова начинает переписывать числа из (j+1)-х в i-e регистры 3. Это повто" ряется до тех пор, пока не обнулятся последние Х регистров 3. В этом случае на выходе элемента HE-И 23 появляется единичный сигнал, который подается на вход элемента НЕ 24, на управляющий вход блока 1 и выход 33 устройства. При поступлении единичного сигнала на вход НЕ 24 на его выходе появляется нуль и ключ 2 1 закрывается. Сигнал, поступивший на выход

33 устройства, разрешает подачу тактовых импульсов и К двоичных чисел

jx „„,...,х „„> ) „на входы 28 и 29 устройства до появления сигнала на выходе 36 устройства. Рабочий цикл устройства повторяется вновь. Таким образом, оно срабатывает последовательно поступающие на его вход выборки чисел.

Блох 1 формирования адресов членов ряда работает следующим образом.

Перед началом работы на вход 30 устройства предварительно устанавливается двоичное число и, на вход 31 устройства — двоичное число К, на вход 52 блока — двоичное число, равное и- Ê, После включения устройства на его информационный вход 28 последовательно подаются двоичные числа (х,,...,х,j<. Одновременно на вход

29 устройства поступают управляющие импульсы. Управляющий импульс с входа 29 устройства подается на информационный вход первого нормально открытого ключа 37, на счетный вход первого счетчика 38 и на вход элемента 39 задержки, где импульс задерживается на время срабатывания блоков 41,42 и 47 — 49, т.е. на время формирования адреса поступившего двоичного числа. Ключ 37 пропускает импульс,и второй счетчик 4 1 фиксирует его. Ключ 43 открыт, и двоичное число п с информационного входа ключа 43, соединенного с входом 30 устройства, подается на первый вход первого элемента ИЛИ 47. Элемент ИЛИ 47 срабатывает и передает число п на установочный вход первого счетчика 38.

При поступлении первого импульса первый счетчик 38 фиксирует его и выдает соответствующее число на свой информационный выход. Ключи 44 и 45 закрыты. Число с выхода первого счетчика 38 проходит через открытый ключ

46 и подается на вход второго элемента ИЛИ 49. Элемент ИЛИ 49 срабатывает и выдае". на первый информационный выход 53 блока адрес "1" числа

x „ ° Одновременно ключ 40 открывается импульсом из элемента 39 задержки, и число х, выдается на второй информационный выход 54 блока. Затем на выход 29 устройства подается второй импульс, а на вход 28 — второе двоичное число х>. Ключи 37 и 43 открыты.

Счетчики 4 1 и 38 фиксируют второй импульс. Иа информационом выходе счетчика 38 появляется число "2", которое через открытый ключ 4б,поступает на вход элемента ИЛИ 49. Элемент ИЛИ 49 срабатывает, и на выходе

53 блока появляется адрес "2"числа.

Второй импульс из элемента задержки поступает на управляющий вход первого нормально закрытого ключа 40, открывает его и на втором информационном выходе 54 блока одновременно с адресом появляется число х . При появлении следующего импульса и следующего двоичного числа работа блока повторяется до и-го импульса. ч 15

В конце рабочего цикла на вход 28 устройства поступает двоичное число х„, а на вход 29 п-й импульс, который подается на счетньп» вход счетчика 38, на вход блока 39 задержки и через открытый ключ 40 на счетный вход счетчика 41. Счетчик 41 фиксирует и-й импульс, и íà его выходе переполнения появляется управляющий импульс. Второй нормально открытый ключ 43 закрывается, срабатывает элемент НЕ 42, сигнал с которого закрывает первый нормально открытый ключ 37. Счетчик 38 фиксирует и-й импульс, на его выходе переполнения появляется единичный сигнал, который подается на управляющий выход 36 устройства и обнуляет счетчик 38.

Поступление двоичных чисел х} и импульсов по этому сигналу прекращается.

На информационном выходе счетчика 38 одновременно с управляющим сигналом появляется число, которое. через открытый ключ 46 подается на первый вход элемента ИЛИ 49. Элемент

ИЛИ 49 срабатывает. На первом информационном выходе 53 блока появляется адрес "и" числа, а на втором информационном выходе 54 блока — само число х„,. После этого блок 1 прекращает работу до появления единичного сигнала на входе 51 блока. По этому сигналу начинается поступление двоичных чисел (x х „,„)и уп.равляющих импульсов в устройство.

При появлении сигнала на входе 51 блока открываются нормально закрытые ключи 44 и 45, нормально открытый ключ 46 закрывается. Ключи 37 и 43 в это время закрыты. Через .открытый ключ 45 двоичное число К поступает на второй вход элемента ИЛИ 47, который срабатывает и пропускает число на установочный вход счетчика 38. Счетчик 38 фиксирует первый импульс, поступивший с входа 29 устройства, и передает число "1" на свой информационный выход, Число "1" через открытый ключ 44 поступает на первый вход сумматора 48, где складывается с числом п-К, поданным на второй вход сумматора. Полученная сумма (п-К)+1 представляет собой адрес поступившего на вход 28 устройства (n+1)-ro числа х „, . Первый импульс из блока

39 задержки подается на управляющий вход первого нормально закрытого клю20546 ча 40, открывает его, и число х ... передается на выход 54 блока. Одновременно срабатывает элемент ИЛИ 49, на второй вход которого подано число

5 из сумматора 48. На первьп» информационный выход 53 блока выдается адрес числа. При поступлении второго импульса срабатывают элементы 38,ч4, 1п 48 и 49, формируется адрес следующего числа. Задержанный в блоке 39 задержки импульс вновь открывает ключ

40 и на выходе 54 блока появляется двоичное число х,„, . При этом рабочий цикл блока повторяется.

При поступлении К-го импульса на управляющем выходе счетчика 38 появляется сигнал, который обнуляет счетчик 38 и передается на выход 36 уст2О ройатва, таким образом останавливается поступление двоичных чисел и импульсов. На информационном выходе счетчика 38 одновременно с управляющим сигналом появляется число К. Че25 рез открытый ключ 44 оно поступает на первый вход сумматора ч8. Результат суммирования (n-K)+K подается на второй вход элемента ИЛИ 49 и далее передается на выход (53 блока.

Одновременно импуЛьсом из блока 39 задержки открывается ключ 40 и на выходе 54 блока появляется двоичное число х„,„ . На этом работа блока.прекращается до поступления очеред35 ного сигнала с управляющего входа 51 блока.

Блок 11 работает следующим образом. Перед началом работы на выходе 31 устройства устанавливается ,,О двоичное число К. После пуска устройства адрес а „ числа поступает на информационный вход 60 блока. Однорвеменно на синхронизирующий вход 61 подается управляющий импульс, кото4 рый поступает на вторые входы нор4 малько закрытого ключа 58 и элемента

И 57. Адрес а „c входа 60 блока поступает на информационный вход нормально закрытого ключа 55 и на первый вход компаратора 56, где оно сравнивается с числом К. Если а „ К, то сигнал с выхода компаратора 56 открывает ключ 58 и управляющий импульс подается на выход 62 блока.

Этот импульс является сигналом обнуления соответствующего регистра 3.

В случае, если а„ К, то сигнал с вы- хода компаратора 56 поступает на элемент И 57, который срабатывает, и

1520546

l2 сигнал затем подается на выход 63 блока, а также на управляющий вход первого нормально закрытого ключа

55, Ключ 55 открывается, двоичное число поступает на первый вход вычитателя 59, на второй вход которого подано число К. В вычитателе 59 определяется разность чисел а„-К, т.е. вычисляется новый адрес а . ПолученЬ ный результат поступает на информационный выход 64 блока. При поступлении следующего числа работа блока повторяется.

Устройство реализует алгоритм мажорирования последовательно поступающих групп чисел, включающий следующие операции: формирование групп из последовательно поступающих чисел (х

1 р + ам р х „), первая из которых состоит из

1 и чисел, а остальные — из К, где Кзаданный шаг скольжения, К=1, 2...,, п; формирование соответствующего адреса (a,,..., а „) для каждого ! числа; упорядочение чисел, относящихся к группе XI = {x х в порядке убывания (возрастания), т.е . построение вариационного числа из К чисел;

Выделение срединного (медианного) члена вариационного ряда х р =

1"

= med(x, х ); избирательное стирание К чисел с сохранением их упорядоченности.

Формула изобретения

1. Устройство для сортировки чисел, содержащее и (п — натуральное число членов вариационного ряда) групп элементов И-ИЛИ, и регистров, первую группу из п компараторов, первую группу из и-1 элементов задержки, первую группу из и элементов И, вторую группу из п-1 элементов И, о т л и ч а ю щ е е с я тем, что, с целью расширения функциональных возможностей за счет формирования скользящего вариационного ряда переменной длины и определения медианного члена ряда, в устройство введены два счетчика, дополнительный элемент задержки, третья группа из т(т-разрядность членов вариационного ряда) элементов И, и блоков сравнения, три группы ключей; вторая группа из (n-1) компараторов, вторая группа из (и-1) элементов задержки, группа элементов KIH третья группа из (n-2) элементов задержки, одновибратор, ключ, демультиплексор, элемент HE-И, элемент НЕ, два элемента ИЛИ, выходной регистр, блок формирования адресов членов ряда, содержащий шесть ключей, два счетчика,. элемент задержки, элемент НЕ, два элемента ИЛИ, сумматор, причем в блоке формирования адресов членов ряда информационный вход первого ключа соединен со счетным входом первого счетчика, с входом элемента задержки и является тактовым входом устройства, выход элемента задержки соединен с управляющим входом второго ключа, информационный вход которого является информационным ВхОдОм устройства, выход первого ключа соединен со счетным входом второго счетчика, выход переполнения которого соединен с входом элемента HE и с управляющим входом третьего ключа, информационный вход которого соединен с входом задания начального состояния второго счетчика и является входом задания числа членов вариационного ряда устройства, выход элемента НЕ соединен с управляющим входом первого ключа, информационный вход четвертого ключа является входом задания числа членов скользящего вариационного ряда устройства, выходы третьего и четвертого ключей соединены соответственно с первым и вторым входами первого элемента ИЛИ, выход которого соединен с входом задания начального состояния первого счетчика, выход переполнения которого соединен с входом обнуления первого счетчика и является выходом окончания записи членов ряда устройства, информационный выход первого счетчика соединен с информационными входами пятого и шестого ключей, выход пятого ключа соединен с первым входом сумматора, второй вход которого является входом задания разрядности числа членов вариационного и скользящего вариационного ряда устройства, выходы шестого ключа и сумматора соединены соответственно с первым и вторым входами второго элемента ИЛИ, выход второго элемента ИЛИ блока формирования адресов членов ряда соединен с первыми входами с первого по

r-й (r — разрядность адреса, нату!

4 !

1520546 ральное число) элементов И-ИЛИ с первой ло п-ю грулл, выход второго ключа блока формирования адресов членов ряда соединен с первыми вхо- 5 дами компараторов первой группы и первыми входами с.(г+!)-ro no m-й элементов И-ИЛИ с первой ло и-ю групп, вторые .входы i-го (i=1 2..

n) комларатора первой группы соединены с выходом старших разрядов

i-ro регистра, разрядные выходы j-го (j = 1,2,...,п-1) регистра соединены с вторыми входами соответствующих элементов И-KIH (j+1)-й группы, выходы элементов И-ИЛИ i-й группы соединены с соответствующими информационными разрядными входами i-ro регистра, выход элемента задержки блока формирования адресов членов 20 ряда соединен со счетным входом первого счетчика, с входом первого элемента задержки первой группы, выход

j-го элемента задержки первой группы соединен с входом (n-j)-го элемента 25 задержки первой группы, с первыми входами (и-j) -ro элемента И первой группы и (n-j-1)-ro элемента И второй группы, первые входы п-ro элемента И первой группы и (п-1)-го эле- 30 мента И второй группы соединены с выходом элемента задержки блока формирования адресов членов ряда, вы11 и ! ход Больше или равно К-ro компаратора соединен с вторыми входами

j-x элементов И первой и второй

35 групп, выход "Меньше" К-го компаратора соединен с третьим входом (j+1)го элемента И первой группы, выход .1-го (1=2,3,. ° .,n) элемента И первой 40 группы соединен с третьими входами элементов И-ИЛИ 1-й группы, выход первого элемента И первой группы соединен с вторыми входами элементов

И-ИЛИ первой группы, выход j-го эле45 мента И второй группы соединен с четвертыми входами элементов И-ИЛИ (j+ 1) -й группы, группы старших и младших разрядов входа задания начального состояния первого счетчика

50 подключены соответственно к входам задания числа членов вариационного ряда и скользящего вариационнога ряда устройства, выход переполнения первого счетчика соединен с входом дополнительного элемента задержки и первыми входами элементов И третьей группы, выход дополнительного элемента задержки соединен с синхронизирующими входами блоков сравнения групп, первые информационные раз— рядные входы i †блока сравнения соединены с выходами соответствующих разрядов i-го регистра, вторые информационные входы блоков сравнения подключены к входу задания числа членов скользящего вариационного ряда устройства, q-й (q= 1,2.. .,r) информационный разрядный выход i-го блока сравнения соединен с q-и информационным разрядным входом i ãî регистра, выход "Меньше или равно"

i-ro блока сравнения соединен с тактовым входом i rî регистра, р-й (р = r + 1,..., r+m) разрядный выход К-го регистра соединен с (р-r)-ми информационными разрядными входами

К вЂ” х ключей первой и второй групп, р-й разрядный выход и-го регистра соединен с (р-T)-м информационным разрядным входом n-ro ключа второй группы, выход К-ro ключа первой группы соединен с первым входом К-ro компарата,>а второй группы, второй вход которого подключен к шине нулевого потенциала, выход "Меньше или равно К-го компаратора соединен с управляющим входом К-ro ключа третьей группы и с входом К-го элемента задержки второй группы, выход которого соединен с (r+1)-ro по (r+m)-й разрядными входами (К+1)-го регистра

I и с первым входом К вЂ” ro элемента ИЛИ группы, второй вход которого соединен с вторым входом К-го компаратора, (р-г) -й информационный разрядный вход К-ro ключа третьей группы соединен с р-м разрядным выходом (К+1)-го регистра, выход К-го ключа третьей группы соединен с информационным входом К-ro регистра, выход

t-ro (t =1, 2,..., n-2) элемента ИЛИ группы соединен с входом t-го элемента задержки третьей группы, выход которого соединен с управляющим входом (t+1)-ro ключа первой группы, управляющий вход первого ключа первой группы соединен с выходом переполнения второго счетчика, выход (n-1)-го элемента ИЛИ группы соединен с входом обнуления второго счетчика и входом одновибратора, выход которого соединен с управляющим входом ключа и с информационным входом демультиплексора, адресный вход которого подключен к входу задания числа членов скользящеro вариацион15

16

15205ч6 ного ряда устройства, выходы демультиплексора соединены с управляющими входами соответствующих ключей второй группы, выходы которых соединены с соответствующими входами элемента

HE-И, выход которого соединен с входом элемента HE с управляющим входом четвертого ключа блока формирования адресов членов ряда и является выходом окончания цикла сортировки устройства, выход элемента HE соединен с информационным входом ключа, выход которого соединен с первым входом первого элемента ИЛИ, второй вход которого соединен с выходом второго элемента ИЛИ, выход первого элемента ИЛИ соединен со счетным входом второго счетчика; вход задания начального состояния которого подключен к шине единичного потенциала, первый и второй входы второго элемента ИЛИ соединены соответственно е выходом "Меньше или равно" и выходом "Больше" первого блока сравнения, р-й разрядный выход ((и-1/2)+

+1 3-ro регистра соединен с вторым входом (р-r)-ro элемента И третьей группы, выход которого соединен с соответствующим разрядным входом

50 я у1 выходного регистра, выход которого является выходом медианы устройства

2. Устройство по и. 1, о т л ич а ю щ е е с я тем, что блок сравнения содержит компаратор, два ключа, элемент И и вычитатель, причем первый вход компаратора соединен с

1ð информационным входом первого ключа и является первым информационным входом блока, второй вход компаратора соединен с входом вычитаемого вычитателя и является вторым информационным входом блока, выход "Меньше или равно" компаратора соединен с управляющим входом второго ключа

3 информационный вход которого соединен с первым входом элемента И и щ является синхронизирующим входом блока, выход второго ключа является выходом "Меньше или равно" блока, выход "Больше" компаратора соединен с вторым входом элемента И, выход которого соединен с управляющим входом первого ключа и является выходом

"Больше" блока, выход второго ключа соединен с входом уменьшаемого вычитателя, выход которого является.информационным выходом блока. л

1 5205lt6

1520546

Составитель В. Орлов

Редактор В.Петраш Техред Л.Сердюкова Корректор И.Муска

Заказ 6760/51 Тираж 668 Подписное

ВНИИПИ Государственного комитета по изобретениям и открьгтиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., д, 4/S

Производственно-издательский комбинат "Патент", г. Ужгород, ул. Гагарина, 101