Система асинхронной двусторонней передачи данных между передающей и приемной станциями

Система асинхронной двусторонней передачи данных между передающей и приемной станциями

Иллюстрации

Показать все

Реферат

 

Изобретение относится к радиотехнике. Цель изобретения - обеспечение защиты от ошибок при устранении повторов блоков информации, принятых без ошибок. Система содержит на передающей станции 1: г-р 2 кодовых слов, параллельно-последовательный преобразователь (П) 3, блок управления 4, последовательно-параллельный П 5 и модем 6, а на приемной станции 7: приемник 8 кодовых слов, последовательно-параллельный П 9, модем 10, параллельно-последовательный П 11 и блок управления 12, а также содержит телефонную линию 13. Режим работы системы с процедурой защиты от ошибок состоит из семи этапов. На первом этапе осуществляется поиск первого ненулевого символа, загруженного через П 9 в приемник 8. На втором и третьем этапах проводится обработка ошибки по четности. На четвертом этапе осуществляется прием байта "17" кодового слова. На пятом и шестом этапах приемник 8 находится в поиске соответственно первого и второго символов последовательности повторной синхронизации. На седьмом этапе происходит сравнение принятых символов. 3 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (51) 4 Н 04 J 3/00

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К IlATEHTV

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР (21 ) 3547558/24-09 (22) 03.02 ° 83 (31) 82 02120 (32) 04.02.82 (33) FR (46) 07.11.89.,Бйл. 9 41 (71) Л.Эта Франсэ репрезанте пар ле

Министр де ПТТ (Сантр Насьональ д Этюд де Телекоммюникасон) и Этаб-. лиссман Пюблик де Диффюзьон ди Теледиффюзьон де Франс (FR) (72) Жоз Бот рель, Сами Арари, Жозеф Бриер и Бернар Лувель (FR) (53) 621 . 394. 6 (088.8) (56) Патент Великобритании - 2033699, кл. G4A, 1 980. (54) СИСТЕМА АСИНХРОННОЙ ДВУСТОРОННЕЙ ПЕРЕДАЧИ ДАННЫХ МЕЖДУ ПЕРЕДАЮЩЕЙ

И ПРИЕМНОЙ СТАНЦИЯМИ (57) Изобретение относится к радиотехнике. Цель изобретения — обеспечение защиты от ошибок при устранении повторов блоков информации, принятых без ошибок . Система содержит на пеИзобретение относится к радиотехнике и может использоваться в системах передачи данных с применением коммутируемой телефонной сети.

Цель изобретения — обеспечение защиты от ошибок при устранении повторов блоков информации, принятых без ошибок .

На фиг.1 представлена структурная электрическая схема предложенной системы; на фиг.2 — генератор кодовых

ÄÄSUÄÄ I 52I 297 А 3

2 редающей станции 1. г р 2 кодовых слов., параллельно-последовательный преоб разователь (П) 3, блок управле ния 4, последовательно-параллельный

П 5 и модем 6, а на приемной станции

7: приемник 8 кодовых слов, последовательно-параллельный П 9, модем 10, .параллельно-последовательный П 11 и блок управления 12, а также содержит телефонную линию 13. Режим работы системы с процедурой защиты от ошибок состоит из семй этапов, На первом этапе осуществляется поиск первого ненулевого символа, загруженного через II 9 в приемник 8. На втором и третьем этапах проводится обработка Я ошибки по четности. На четвертом этапе осуществляется прием байта "17" кодового слова. На пятом и шестом этапах приемник 8 находится в поиске соответственно первого и второго символов последовательности повторной синхронизации. На седьмом этапе происходит сравнение принятых симво" Q3 лов. 3 ил. Ю слов „вариант выполнения, на фиг..3 приемник кодовых слов, вариант выполнения.

Система асинхронной двусторонней передачи данных содержит (фиг.1) на передающей станции 1 генератор 2 кодовых слов, параллельно-последовательный преобразователь 3, блок 4 управления, последовательно-параллельный преобразователь 5, модем 6 на приемной станции 7, приемник 8 кодо-

1521297 вых слов, последовательно-параллельный преобразователь 9, модем 10, параллельно-последовательный преобразователь 11, блок 12 управления, при

5 этом приемная и передающая стороны соединены телефонной линией 13 .

Генератор 2 кодовых слов содержит (фиг.2) генератор 14 четности, входной регистр 15, блок 16 селекции, тактовый генератор 17, счетчик 18, регистр 19 нулевого байта, регистр 20 запоминания коэффициентов, регистр 21 накопления остатка деления, арифметикологический блок 22, буферный регистр 23, накопитель 24, с первого по четвертый блоки 25-28 считывания, вспомогательный регистр 29, также показаны первый регистр 30 с первым и вторым двоичными разрядами 31 и 32,. второй регистр 33 с двумя двоичными разрядами 34 и 35, дополнительный счетчик 36, с третьего по пятый регистры 37-39.

Приемник 8 кодовых слов содержит 25 (фиг .3) накопитель 40, блок 41 считы- вания, регистр 42 накопления ошибки, компаратор 43, тактовый генератор 44, . счетчик 45 деления, блок 46 селекции, вспомогательный регистр 47, входной регистр 48, счетчик 49 принятых кодированных слов, арифметико-логический блок 50, буферный регистр 51, регистр 52 накопления коэффициентов, регистр 53 накопления остатка деления, регистр 54 накопления маски, 35 также показаны первый триггер 55, первый регистр 56 с двоичным разрядом 57, второй регистр 58 с двоичными разрядами 59-63, с третьего по пятый регистры 64-66, второй триггер

67.

Система работает следующим обра- зом.

В исходном состоянии на передающей

1 и приемной 7 станциях в генераторе

2 и приемнике 8 (фиг.l) двоичные разряды 34 и 57. второго и первого регистров 33 и 56 (фиг,2 и 3) находятся в состоянии "0", что предполагает осуществление передачи беэ процедуры.

На управляющем входе генератора 14 находится "1" и он последовательно передает после вычисления четности, на свой выход через входной регистр

15 символы, переданные ему по шине данных (фиг .2) .

Режим работы без процедуры используется для запуска в приемнике 8 на приемной станции 7 активации начала приема кодовых слов, переданных согласно процедуре. Передающая станция

1 начинает передавать без процедуры некоторую последовательность заранее установленных байтов типа последовательности Е$С, 3/А, 6/9, 4/4, обозначаемую далее просто последователь— ностью ДЖ, В приемнике 8 (фиг,3) двоичный разряд 57 первого регистра 56 все еще находится в состоянии "0". Выход входного регистра- 48 непосредственно подключен к своей выходной шине.

Следовательно, последовательность

ДЖ непосредственно прикладывается к блоку 12 управления. Когда блок. 12 управления распознает последовательность ДЖ, он устанавливает в "1" двоичный разряд 57 в первом регистре 56 и с помощью параллельно-последовательного преобразователя ll,модема 10 телефонной линии 13, модема 6 на передающей станции 1 и последовательно-параллельного преобразователя 5 направляет в ответ в блок 4 .управления другую последовательность .заранее установленных байтов типа последовательности ЕБС, 3/А, 7/3 и плюс байт состояния режима работы приемной станции 7; эта последовательность обозначается далее просто как последов ательно сть AR, которая служит для подтверждения приема. Конфигурация байта состояния режима работы приемной станции 7 такова, что в ней есть двоичный разряд определенного ранга или веса типа разряда в3, который находится в состоянии "!" и указывает, что теперь на приемной станции 7 действует процедура. Другие двоичные разряды байта. состояния за исключением разряда контроля по четности в8 могут представлять информацию по другим функциям приемной станции 7.

По приеме последовательности AR блок 4 устайавливает в "1" двоичный разряд 34 второго регистра 33 в гене рато ре 2, Блок 4 управления проверяет двоичный разряд 32 первого регистра 30, который должен находиться в "1 для того, чтобы в генератор 14 через шину данных можно было передать какойлибо байт. Напомним, что тактовый генератор !7 с помощью второго блока 26 знает первый адрес накопителя 24, для

5 152) 2 которого соответствующие разряды АН и ДОР равны 0 .

Тогда блок 4 передает символ иэ семи двоичных разрядов по шине данных к генератору 14, предположим, что

5 на данный момент разряды не нулевые.

В генераторе 14 рассчитывается двоичный разряд контроля на четкость в8; он добавляется к семи первым разрядам для образования байта, передаваемого во входной регистр 15. Теперь двоичный разряд 32 первого регистра

30 устанавливается в "0" от тактового генератора 17 для запрета поступления нового байта. Тактовый генератор 17 выбирает содержимое входного регистра 15 и пятого регистра 39 как операнды А и В арифметико-логического блока 22. Результат неравенства про- 20 веряется тактовым генератором 17, который через управляющий вход выбирает в арифметико-логическом блоке 22 операцию F = А, потом загрузку выходного сигнала F в буферный регистр 23. Содержимое буферного регистра 23 загружается в накопитель 24 по текущему адресу от первого и второго блоков

25 и 26 считывания. Заметим, что во время последних операций содержимое входного регистра 15 остается неизменным.

Если символ, передаваемый блоком

4 управления, нулевой и если он соответствует первому байту, образуе35 мому в кодовом слове, то обнаружение равенства А = В в тактовом генераторе 17 вызывает установку последним двоичного разряда 32 в "1", и загрузка накопителя 24 не происходит. 40

После загрузки первого байта кодового слова в накопитель 24 начинается его деление на образующий полином. С этой целью тактовый генератор

17 отбирает содержимое регистра 21, 45 нулевое на этот момент, в качестве операнда В, потом выполняет операцию Г = А О+ В и загружает в счетчик, 18 значение "8". Потом тактовый генератор 17 загружает результат Г в буферный регистр 23, дезактивирует уп-. равляющий вход генератора 14 для запрета расчета на четность и загружает содержимым буферноro регистра 23 во входной регистр 15 через генератор

14 . Двоичный разряд в8 содержимого входного регистра 15 проверяется тактовым генератором 17. Еспи он равен

"1", то тактовый генератор 17 отбира-

97 6 ет содержимое входного регистра 15 регистра 20 как новые операнды А и В арифметико-логического блока 22, выполняет операцию F = А + В, потом загружает результат в буферный регистр

23,.потом снова во входной регистр

15. Теперь на входной регистр 15 накладывается сдвиг влево с введением

"0" в разряд в). Если в ходе предшествующей проверки двоичного раэря да в8 содержимого входного регистра

15 было обнаружено, что он равен "0", то упомянутый выше сдвиг влево эффективно выполняется. Потом содержимое счетчика 18 уменьшается на единицу и вновь проводят проверку двоичного разряда входного регистра 15 и так далее до тех пор, пока содержимое счетчика 18 не станет нулевым.

В этот момент содержимое первого блока 25 считывания получает прира- щение на единицу и его содержимое. проверяется.

Если оно меньше 6", то тактовый генератор 17 отбирает содержимое входного регистра 15 как операнд А для арифметико-логического блока 22, потом выполняет операцию F = А, загружает результат в буферный регистр

23, потом в регистр 21, затем определяет достоверность вычисления четности в генераторе 14 и устанавливает двоичный разряд 32 в "1", что разрешает передачу нового символа от блока 4 к входному регистру 15.

Если обнаружено, что содержимое первого блока 25 считывания равно

"16", то содержимое входного регистра 15 сдвигается вправо подачей команды на вход управления сдвигом вправо с вводом "0" в в8. Затем тактовый генератор 17 отбирает содержимое входного регистра 15 как операнд

А, выполняет операцию F = А, проверяет достоверность вычисления четности в генераторе 14, загружает результат от F в буферный регистр 23, передает содержимое буферного регистра 23 во входной регистр 15 через генератор

14, который рассчитывает двоичный разряд в8 16-го байта кодового слова.

Затем тактовый генератор 17 выполняет операцию F А, потом загрузку результата Г через буферный регистр 23 в накопитель 24 по текущему адресу от первого и второго блоков 25.и 26 считывания Г = 16. Потом двоичный . разряд АЕ накопителя 24 по адресу от

1521297

50 второго блока 26 устанавливается в !! !!

1, указывая, ч то шестнадцать пе рвых байтов кодового слова находятся в накопителе 24 . После этого первый блок 2 5 считывания устанавливается в

"1" и второй блок 26 считывания получает единичное приращение. И, наконец, двоичный разряд 32 первого регистра 30 устанавливается в "1", раз- !О решая ввод нового символа из семи двоичных разрядов от блока 4 управления во входной регистр 15.

В отсутствие запроса на повтор двоичный разряд 35 второго регистра

38 равняется "0". Тактовый генератор

17 проверяет вход управления, кдто рый равен"1", что указывает на разрешение передачи генератору 2 к параллельно-последовательному преобразователю 3. Потом по адресу четвертого блока 28 считывания проверяют, равно ли АЕ "1"; проверка ДОК здесь не имеет смысла, так как нет запроса на повтор, потом проверяют содержи- 25 мое дополнительного счетчика 36, которое по той же причине равно "0".

Осуществляется проверка содержимо—

ro третьего блока 27 считывания и обнаруживается, что оно меньше "17", что влечет за собой последовательную загрузку шестнадцати первых байтов кодового слова из накопителя 24 по адресу, находящемуся в третьем и чет.— вертом блоках 27 и 28 и третий блок

27 считывания получает единичное приращение с каждой загрузкой.

Когда содержимое третьего блока 27 считывания оказывается равным "17", содержимое регистра 19 нулевого бай- 40 та загружается в параллельно-последовательный преобразователь 3, т.е. передается 17-й символ кодового слова. Потом в накопителе 24 двоичный разряд AOR адреса четвертого блока 28 45 устанавливается в "1", тогда как двоичный разряд АЕ того же адреса устанавливается в "0".!. Вместе с тем третий блок 27 считывания устанавливается в "1" и четвертый блок 28 получает единичное приращение. Проверяется элемент АЕ текущего адреса четвертого блока 28 считывания, Если он оказывается равным "0", то двоичный разряд ДОР того же адреса устанавливается в 0

I! !!

Предположим, что кодовое слово неправильно принято на приемной станции 7 и тогда требуется его повторить с передающей станции 1. Прежде всего следует. отметйть, что счетчик 49 на приемной станции 7 считает по модулю

16 принятые кодовые слова. Поэтому блок 12 управления знает, какой номер нужно дать каждому кодовому слоI ву, этот номер соответствует его адресу четвертого блока 28 в накопителе

24 генератора 2.

Для заруска повтора блок 12 пере-. дает на передающую сторону 1 последовательность . NAK, М7ММОТ, где NAK является символом, соответствующим коду "5" рекомендации MKKTT и Н7ММОТ, является содержимым счетчика 49 плюс четность, это содержимое идентифицирует неправильно принятое слово.

По приеме этого запроса блок 4 загружает четыре двоичных младших разряда символа принятого символа

NVMMOT во вспомогательный регистр 29 по шине данных, потом устанавливает в "1" двоичный разряд 35 второго. регистра 33 . Напомним, что в накопителе 24 для каждого переданного кодового слова двоичный элемент ДОР устанавливается в ll)l! а двоичный разряд АŠ— в "0".

Тактовый генератор 17 проводит затем пров е рку дв о ич но го раз ряда ДР и обнаруживает, что он равен "1", что влечет за собой проверку двоичного разряда @OR накопителя 24. Тактовый генератор 17 осуществляет адресацию накопителя 24 через вспомогательный регистр 29. Если ДОК равно "1", то это указывает, что кодовое слово с адресом Х составляет часть повторяемой области. Далее будут представлены и другие конкретные случаи, После того, как проверка оказалась положительной, содержимое вспомогательного регистра 29 загружается в четвертый регистр 28. Тактовый генератор 17 устанавливает дополнительный счетчик 36 в "1", загружает "1" в четвертый блок 28 и сбрасывает на

"0" двоичный разряд 35 второго регистра 33. Если проверка оказалась отрицательной, содержимое четвертого блока 28 не меняется, но тактовый

-генератор 17 также устанавливает дополнительный счетчик 36 в "!", загружает "1" в третий блок 27 и сбрасйвает двоичный разряд 35 в "0".

Потом проверяется, может ли передавать генератор 2, т.е. как и раньше проверяется, установлена ли на упll 152 щиты от ошибок. Этот режим работы содержит семь этапов .

Первый этап состоит в поиске первого ненулевого символа, загруженного через последовательно-параллельный преобразователь 9 в приемник 8. Этот символ является первым байтом ожидаемого кодового слова, что запускает второй этап.

Тактовый генератор 44 выбирает содержимое приемника 8 и пятого регистра 66 как операнды А и В для арифметико-логического блока 50. По приеме первого ненулевого байта выход арифметико †логическо блока 50 переходит в состояние "0", в результате тактовый генератор 44 загружает

"1" в блок 4) и приемник 8 переходит во второй этап.

На втором этапе проверяется сос.тояние двоичного разряда 60. второго регистра 58. В случае ошибки по четности первый триггер 55 и, при необходимости, второй триггер 67 вступают в работу, тогда как в регистр 42 загружается величина, достигнутая в блоке 41 на момент смены состояния первого и второго триггеров 55 и 67.

Содержимое вспомогательного регистра 47 и входного регистра 48 пе- реносится в накопитель 40 в место, указанное блоком 41 потом он получает единичное приращение. Для выполнения этой операции тактовый генератор 44 отбирает содержимое входного регистра 48 как операнд А в арифметико-логическом блоке 50, затем проводит операцию F = А, потом результат

Р загружается в буферный регистр 51, потом в накопитель 40, по адресу on" ределяемым блоком 41.

Затем содержимое входного регистра 48 подвергается полиномиальному делению на полином С(х) и остаток от деления запоминается в регистре 53.

Когда содержимое блока 41 достигает величины "16", приемник 8 переходит на третий этап.

Все указанные операции осуществляются последовательным образом. Со,держимое входного регистра 48 всегда остается операндом А арифметико-ло"гического блока 50, тактовый генератор 44 отбирает содержимое регистров

52 и 53 как операнд В, потом выполняется операция F = А ® В. В счетчик

45 деления загружается величина "6".

Потом, результат F загружается в бу1297 12 ферный регистр 51 и во входной ре10

50 гистр 48.

Если двоичный разряд в8 содержимого входного регистра 48 равен "1", то содержимое входного регистра 48 и регистра 52 выбирается как операнды А и В для арифметико-логического блока 50, где осуществляется операция F = A Ю В. Потом результат F загружается в буферный регистр 51, затем во входной регистр 48. Наконец с пОмощью входа управления сдвигом влево осуществляют сдвиг влево содержимого входного регистра 48 и "0" вводится как двоичный разряд вl .

Если двоичный разряд в8 содержимого входного регистра 48 равен "0" вместо "1", как предполагалось ранее, непосредственно переходят к сдвигу влево.

Содержимое счетчика 45 деления уменьшается на единицу, и осуществляется его проверка. Пока его содержимое отлично от."0 1, возвращаются к прежнему функционированию. Как только его содержимое становится равным "0", в арифметико-логическом блоке 50 разрешается выполнение операции F = А, и результат F загружается в буферный регистр 51 и затем из буферного регистра 51 в регистр 53.

Тогда проверяют содержимое блока

4l Если оно не равно "16", возвращаются к началу второго этапа. Когда оно становится равным "16", переходят к третьему этапу, как указывалось ранее.

На третьем этапе обработка ошибки по четности идентична обработке на втором этапе. Алгоритм деления прикладывается к байту "16", однако сам байт не заводится в накопитель 40.

Сохраняется лишь остаток от деления, т.е. конечный остаток.

В обычных условиях 16-й символ загружается во входной регистр 48, Потом сдвигается влево для исключения двоичного разряда контроля по четности с помощью управления по входу управления сдвигом влево dg, и в разряд в1 вводится "0". Потом содер.жимое входного регистра 48 и регистра 53 отбирается в качестве операндов А и В для арифметико-логического блока 50 и поступает команда на операцию F = A + В. Результат из Р загружается в буферный регистр 51, потом во входной регистр 48, содержи1521297 10 у су от двоичного разряда 32 дает результат, равный "1", то запись не происходит и возвращаются к началу программы посылки, В случае работы при активации пея- редачи с процедурой не требуется никакой особой последовательности синхронизации, и обмен сообщениями ДЖ е- 1О и AR ясно указывает, что принятый после обмена приемной станцией 7 пер- вый ненулевой байт является первым байтом первого кодового слова.

Для остановки передачи по процедуре 4лок 4 посылает последовательность

ESC, 3/А, 6/A, 4/4; само собой разумеется, что эта последовательность обрабатывается в генераторе 2. После приема этой последовательности блок

20 4 устанавливает двоичный разряд 34. второго регистра 33 в "0", и приемная сторона посылает последовательность AR, в которой байт состояния имеет двоичный разряд в3 в состоянии и 25 "0". Принимая эту последовательность блок 4 сбрасывает на "0" двоичный разряд 34 второго регистра 33.

В начальный момент передачи приемник 8 действует без защиты от оши30 бок. Когда управляющий сигнал от последовательно-параллельного преобразователя 9, указывая на существующий символ, проходит на высокий уровень, управляющий сигнал переходит в "1", последовательно-параллельный преоб6 разователь 9 устанавливает достоверность выходных сигналов и сбрасывает управляющий сигнал на "0".

Теперь во входной регистр 48 загружается байт, выявленный на выходах последовательно-параллельного преобразователя 9, и сигнал выявления ошибок четности, переданный через него, повторяется во втором ре45 гистре 58 для составления в нем двоичного разряда 60. Затем управляющий о сигнал устанавливается в "0" и двоичный разряд 61 второго регистра 58 устанавливается в "1".

50 ПРоисходит считывание входного регистра 48 через выход с помощью блока 12 и двоичный разряд 61 сбрасывается на "0" °

9 равляющем входе 1, затем по адрес четвертого блока 28 установлен ли двоичный разряд ДОР в 1 или двоич ный разряд АЕ в "1".

Предположим, что предшествующая проверка была положительной; провер ют дополнительный счетчик 36, который находится в 1, что влечет за собой выбор загрузки содержимого тр тьего регистра 37 в параллельно-последовательный преобразователь 3 че рез выход генератора 2, потом установку содержимого дополнительного счетчика 36 в "2". Затем в ходе выполнения программы последующей пере дачи тактового генератора 17 проверяют двоичный разряд gR и обнаруживают его равным "0", потом управляю щий вход, двоичные разряды ДОВ. или

АЕ на существование "1" и дополнительный счетчик 36 на "2", что влечет выбор загрузки содержимого четвертого регистра 38 в параллельнопоследовательный преобразователь 3 установку "3 в дополнительный счет чик 36. В ходе последующего выполне ния программы передачи находят, что дополнительный счетчик 36 установлен в "3", что влечет выбор загрузки со держимого регистра 1 9 в параллельнопоследовательный преобразователь 3, т.е. номер передаваемого кодового слова, что должно служить для приемной станции 7 связкой кодовых слов.

И, наконец, дополнительный счетчик 3 устанавливается в "0 .

Отметим, что по окончании передачи кодового слова адреса %10TE загрузка четвертого блока 28 должна быть осуществлена согласно вспомогательному регистру 29 или его содер жимое должно остаться неизменным, нормально этот указатель получает единичное приращение, откуда можно сказать,что произошла передача после дующих кодовых слов, которые возможн уже передавались.

3а каждым считыванием для посылки байта через параллельно-последовательный преобразователь 3, который может быть байтом кодового слова или байтом последовательности восстановления синхронизации, могут следовать зайись байта, поступающего в накопи" тель 24 иэ блока 4, и его обработка.

Если после посылки проверка двоичных разрядов АЕ и ДОЯ накопителя 24 по адресу от второго блока 26 и адреЦикл продолжается до тех пор, по" ка блок 12 не распознает сообщение

Д?К и установит двоичные разряды 57 и 59 в "1". Теперь происходит пере ход в режим работы с процедурой за1 521297

14 мое которого сдвигается вправо с управлением по входу управления сдвигом вправо dc, и в разряд в8 вводится "0". После этого выполняется опе-. рация F = А, результат из Р загружается в буферный регистр 51, потом в регистр 53. Далее переходят к четвертому этапу.

Четвертый этап соответствует прие- )p му байта ")7" кодового слова. В зависимости от значений байта "17", остатка содержимого регистра 53 и количества символов, принятых с ошибочной четностью, осуществляется один из трех нижеследующих видов обработEH I, II u III.

I. Символ "17" является нулевым, содержимое регистра 53 является нулевым и отсутствуют ошибки по четнос- 20 ти, т.е. первый и второй триггеры 55 и 67 находятся в состоянии "0".

Часть счетчика 49 получает единичное приращение, первый и второй триггеры 55 и 67, регистры 42, 54 и 53 25 сбрасываются на "0", блок 4) инициализируется в "1" и двоичный разряд

63 второго регистра 58 устанавливается в 13) 51.

Теперь блок 12 должен считать пят- 3р надцать информационных байтов, поступающих в накопитель 40 до того, как параллельно-последовательный преобразователь 11 передаст новый символ.

II. Символ "17" является нулевым, содержимое регистра 53 отлично от "0" и 35 и есть только одна ошибка по четности, первый триггер 55 в состоянии

"1" и второй триггер 67 в состоянии

"0", Далее следует выполнение алгоритма поиска ошибочного двоичного раз ряда, . В результате поиска на блок 41 поступает адрес ошибочного байта и в регистр 54 поступает маска для кор- 45 рекции.

Равенство между содержимым блока

41 и регистра 42, фиксируемое компа° ратором 43, дает возможность проведения коррекции, и происходит обработка по типу обработки I. В противном случае поступает запрос на повтор.

Действительно, ранг ошибочного двоичного разряда в последовательности S коэффициентов полинома S(x) задается величиной показателя р, и х

= R (x) по модулю G(x). Однако если этот двоичный разряд не принадлежит байту с нарушенной четностью, коррекция не производится и поступает запрос на повтор. Тогда переходят K обработке III.

III. Символ "17" является нулевым и есть Несколько ошибок по четности, второй триггер 67 находится в "1", или символ "17" отличается от содержимого пятого регистра 66, или результат в блоке 41 отличен от результата в регистре 42, упомянутого выше в обработке II, или символ "17" является нулевым, первый триггер 55 находится в "1", но регистр 53 является йулевым, или,наконец, символ ")7" является нулевым, первый триггер 55 находится в "0 и содержимое регистра 53 не является нулевым.

Тогда содержимое счетчика 49 загружается во вспомогательный регистр

47, двоичный разряд 62 второго регистра 58 устанавливается в "1". Первый и второй триггеры 55 и 67 и регистры 42, 54 и 53 повторно инициализуются. Тогда приемник 8 переходит на пятый этап.

Передача по запросу на повтор осуществляется блоком 12 у которого находится символ, содержащий номер повторяемого кодового слова. С этой .целью блок 12 периодически просматривает двоичный разряд 62 второго регистра 58. Переход двоичного разряда

62 в состояние ")" может привести к прерыванию программы в блоке 12 управлен ия.

На пятом этапе приемник 8 находится в поиске первого символа последо- вательности повторной синхронизации, т.е. после посылки запроса на повторную передачу он ищет соответствующий символ SYN.

По обнаружении символа SYN, т.е. символа, содержимое которого находится в третьем регистре 64, двоичный разряд 62 сбрасывается в "0" и приемник 8 переходит на шестой этап.

На шестом этапе принятый символ сравнивается с содержимым четвертого регистра 65 для нахождения второго символа SYN последовательности повторной синхронизации.

При наличии равенства приемник 8 переходит на седьмой этап, в ином случае двоичный разряд 62 во втором регистре 58 устанавливается в ".1", тогда происходит возврат на пятый этап.

152129

На седьмом этапе принятый символ должен быть ицентичен содержимому счетчика 49. Если это так, то приемник 8 переходит на первый этап если

У

5 нет, то двоичный разряд б2 устанавли11 11 вается в 1 и происходит возврат на пятый этап .

Фо рмула изобретения 1п

Система асинхронной двусторонней передачи данных между передающей и приемной станциями, содержащая на передающей станции блок управления, соединенный с последовательно-параллельным преобразователем и генератором кодовых слов, который соединен с параллельно-последовательным преоб— разователем, который подключен к мо.— дему, соединенному с последовательно- 20 параллельным преобразователем, а на приемной станции — модем, соединенный с последовательно-параллельным преобразователем, который подключен к приемнику кодовых слов, и с парал- 25 лелъно †последовательн преобразователем, который соединен с блоком управления и приемником кодовых слов, отличающаяся тем, что, с целью обеспечения защиты от ошибок 3() при устранении повторов блоков информации, принятых без ошибок, на передающей станции генератор кодовых слов содержит генератор четности, выходы которого подключены к сигналь- З ным входам второго регистра, выход которого соединен с одним входом арифметико-логического блока, другой вход и выход которого соединены соот— ветственно с выходом регистра запоми- 4О нания коэффициентов, который подключен к выходу регистра накопления остатка деления, и с входом буферного регистра, выход которого подключен к входу генератора четности, к входу . 45 регистра накопления остатка деления и одному входу накопителя, другие входы которого соединены с выходами блоков считывания, выход накопителя является выходом .генератора кодовых слов и соединен с выходом входного регистра и выходом регистра нулевого байта, и тактовый генератор, выходы которого подключены к тактовым входам генератора четности, входного регистра и счетчика, при этом информационными входами генератора кодовых слов являются входы блока селекции, вход генератора четности и вход вспомогательного регистра, выход которого подключен к входу соответствующего блока считывания, выход которого соединен с выходом накопителя, а на приемной станции приемник кодовых слов содержит входной регистр, выход которого подключен к одному входу арифметико-логического блока, другой вход и выход которого соединены соответственно с выходом регистра накопления коэффициентов, который подключен к выходу реГистра накопления остатка деления и выходу регистра накопления маски, и с входом буферного регистра, выход которого соединен с входом входного регистра, с входом регистра накопления остатка деления и одним входом накопителя, другой вход которого соединен с выходом блока считывания, выход накопителя соединен с выходом входного регистра, который является выходом приемника кодовых слов, входами которого являются входы блока селекции и вход входного регистра, который подключен к входу вспомогательного. регистра, выход которого .соединен с одним входом арифметико-логического блока, последовательно соединенные счетчик деления и тактовый генератор, выходы которого подключены к тактовым входам входного и вспомогательного регистров, выход блока считывания соединен с одним входом компаратора и входом регистра накопления ошибки, выход которого подключен к другому входу компаратора, и счетчик принятых кодированных слов, выход которого соединен с другим входом арифметико-логического блока.

152/ 297

Фиг,1

1 521297

Составитель R.Íoñîâ ,Редактор Н.Лазаренко Техред A.Kðàâ÷óê . Корректор Т.Малец

Заказ 6771/58 Тираж 626 Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб.,-д. 4/5

Производственно-издательский комбинат "Патент", г. Ужгород, ул, Гагарина, 101