Устройство для контроля цифровых схем

Устройство для контроля цифровых схем

Иллюстрации

Показать все

Реферат

 

Изобретение относится к измерительной технике и может быть использовано в каналах измерительных систем для контроля цифровых микросхем и блоков с двунаправленными выводами. Цель изобретения - повышение быстродействия и точности контроля - достигается путем согласования выходного сопротивления устройства с волновым сопротивлением линии передачи как при задании стимулирующих воздействий, так и при приеме ответного сигнала контролируемой схемы. Для достижения цели в устройство дополнительно введены второй формирователь импульсов, логический блок, усилитель и резистор. Величина сопротивления резистора выбирается равной волновому сопротивлению линии передачи. 2 з.п.ф-лы, 4 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

А1 (19) (11) (51) 4 G 01 R 31/28

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н А ВТОРСНОМУ СВИДЕТЕЛЬСТВУ

1О

ГОСУДАРСТВЕННЫЙ НОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТНРЫТИЯМ

ПРИ ГКНТ СССР

1 (21) 4153089/24-21 (22) 07.08.86 (46) 15, 11.89. Бюл. ¹ 42 (72) Н.В.Боровский, Л.В.Духовской, !

0.М.Курбатов и В.Г.Резников (53) 621.396(088.8) (56) Авторское свидетельство СССР № 716266, кл. G 01 К 31/28, 1977.

Европейский патент № 0124761, кл. С 01 К 3!/28, 1983. (54) УСТРОЙСТВО ДЛЯ КОНТРОЛЯ ЦИФРОВЫХ СКЕИ (57) Изобретение относится к измерительной технике и может быть использовано в каналах измерительных систем для контроля цифровых микросхем и блоков с двунаправленными выводами.

Цель изобретения - повьппение быстродействия и точности контроля - достигается путем согласования выходного сопротивления устройства с волновым сопротивлением линии передачи как при задании стимулирующих воздействий, так и при приеме ответного сигнала контролируемой схемы. Для достижения цели s устройство контроля цифровых схем дополнительно введены второй формирователь, импульсов, логический блок, усилитель и резистор. Величина сопротивления резистора выбирается равной волновому сопротивлению линии передачи. 2 з,п, ф-лы, 4 ил.

1522130

Изобретение относится к измеригельной технике и может быть использовано в качестве канала измерительной системы для контроля цифровых микросхем и блоков с двунаправленными выводами.

Цель изобретения — повышение быстродейсгвия и точности контроля за счет согласования выходного сопротив- 10 ления устройства с волновым сопротивлением линии передачи как при задании стимулирующих воздействий, так и при приеме огветного сигнала контролируемой схемы.

На фиг.. 1 представлена структурная схема устройства; на фиг. 2 — схема формирователя импульсов; на фиг. 3 схема логического блока; на фиг. 4— временные диаграммы работы устройства. 20

Устройство содержит формирователи 1 и 2 импульсов, логический блок 3, компараторы 4 и 5, усилитель 6, резистор

7, ключевой элемент 8, линию 9 передачи и клемму,10. Формирователь 1 (2) импульсов состоит из логической схемы

11, гранзисторов 12 — 14, операционных усилителей 15 и 16, резисторов 17-21.

Логический блок 3 выполнен в виде эле1 мента ИЛИ-НЕ 22, инвертора 23, ЗО линии 24 задержки и элемента И-НЕ 25.

Первые выходы формирователей 1 и 2 импульсов соединены между собой, с первыми входами сравнения компараторов 4 и 5, первыми выводами резистора 7 и ключевого элемента 8, второй 35 выход которого через линию 9 передачи соединен с клеммой 10 для подключения контролируемой цифровой схемы, вторые выходы формирователей 1 и 2 соединены между собой, с выходом усилителя 6 и вторым выводом резистора 7, первый и второй входы логического блока 3 соединены соответственно с клеммами для задания тестовой после- . довательности и блокировки, а первый и второй выходы соединены с третьими входами формирователей 1 и 2 импульсов соответственно, вход усилителя 6 соединен с первым, входом формирователя 1 импульсов и клеммой для подключения задаваемого высокого уровня, первый вход формирователя 2 импульсов соединен с вторым входом формирователя 1 импульсов и входной клеммой для подключения задаваемого ниэ-, 55 кого уровня, а вгорой — с входной клеммой для задания напряжения смещения, oторые входы сравнения компараторов 4 и 5 соединены соответственно с входными клеммами для подключения контролируемых высокого и низкого уровней, входы стробирования соединены с соответствующими входными клеммами для подачи сгробирующих импульсов, а выходы — с выходными клеммами для подключения устройства обработки.

Прямой выход логической схемы 11 соединен с базой транзистора 12, а инверсный — с базой транзистора 13

У эмиттеры транзисторов 12 и 13 соединены между собой и с коллекгором транзистора 14, база которого соединена с выходом операционного усилителя 15, а эмиттер — с первыми выводами резисторов 17 и 18, второй вывод резистора 18 соединен непосредственно с инвертирующим входом операционного усилителя 16 и через резистор 21 — с его выходом, который соединен также с инвертирующим входом операционного усилителя 15, второй вывод резистора 17 соединен непосредственно с клеммой для подключения источника отрицательного напряжения и через резистор 19 с инвертирующим входом операционного усили теля 16 и первым выводом резистора 20

У коллекторы транзисторов 13 и 12 соединены соответственно с первой и второй выходными клеммами формирователя, а вход логической схемы 11, неинвертирующий вход операционнoro усилителя 15 и второй вывод резистора 20 — с первой, второй и третьей выходными клеммами формирователя соответственно, Первый вход элемента ИЛИ-НE 22 соединен с выходом инвертора 23, вгорой — с входом линии 24 задержки и первым входом элемента И-НЕ 25, третий — с выходом линии 24 задержки и вторым входом элемента И-НЕ 25, выходы элементов ИЛИ-НЕ 22 и И-НЕ 25 соединены с первой и второй выходпыми клеммами логического блока соответственно, а входы инвертора 23 и линии 24 задержки — с первой и второй входными клеммами логического блока соответственно.

Устройство работает следующим образом.

К клемме 10 подключается вывод контролируемой цифровой схемы. На третьи входы формирователей 1 и 2 импульсов с логического блока 3 подаются преобразованные сигналы тестовой

ЗО

5 152213 последовательности и блокировки. На первый вход формирователя импульсов, соединенный с входом усилителя

6, подается формируемый уровень, на второй вход формирователя 1 импульсов и первый вход формирователя 2 импульсов — формируемый низкий уровень, на второй вход формирователя 2 импульсов — уровень напряжения смеще- !О ния, определяющий напряжение на нагрузке контролируемой цифровой схемы, На вторые входы сравнения компараторов 4 и 5 подаются соответствующие контролируемые высокий и низкий уров- 15 ни, на входы стробирования компараторов 4 и 5 подаются логические сигналы стробирования, определяющие момент контроля логических уровней.

С выхода компараторов снимаются сигналы для последующей обработки. Ключевой элемент 8 отключает устройство контроля от вывода контролируемой цифровой схемы на время установления рабочего режима устройства. 25

Если подключенный вывод контролируемой цифровой схемы является входом, транзистор 13 формирователя 2 импульсов закрыт и напряжения высокого и низкого уровней определяются формирователем I импульсов. При этом если задается высокий уровень, транзистор 13 формирователя 1 импульсов закрыт и на клемму 10 поступает напряжение высокого уровня с выхода усилителя 6 через резистор 7. Для задания низкого уровня сигналом тестовой последовательности включается транзистор 13 формирователя 1 импульсов, который задает ток, гропорциональный разности заданных напряжений высокого

40 и низкого уровней. Этот ток, протекая через резистор 7, создает на нем падение напряжения, равное разности заданных напряжений высокого и низкого уровней, которое в сумме с напряжением высокого уровня обеспечивает на клемме 10 низкий уровень.

Если подключенный вывод контролируемой цифровой схемы является выходом, сигналом блокировки открываются транзисторы 13 формирователей 1 и 2 импульсов и через резистор 7 протекают выходные токи формирователей 1 и 2 импульсов, первый из которых пропорционален разности заданных напряжений высокого и низкого уровней, а второй— разности заданных напряжения низкого уровня и напряжения смещения. Сумма

0 6 токов, протекая через резистор 7, создает на нем падение напряжения, равное разности заданных напряжения высокого уровня и напряжения смещения, и обеспечивает на клемме 1О напряжение, равное напряжению смещения.

Выходной сигнал контролируемой цифровой схемы с клеммы 10 поступает на компараторы 4 и 5, которые после сравнения его с пороговыми высоким и низким уровнями вырабатывают логические сигналы для дальнейшей обработки.

Для согласования уровней напряжения контролируемой схемы с рабочим диапазоном компараторов 4 и 5 может включаться буферный усилитель (не показан).

Величина сопротивления резистора 7 выбирас . -"я pdHBoA волновому сопротивлению линии 9 передачи, обычно равному 50 Ом. Таким образом, согласование с линией 9 передачи обеспечивается при задании высокого и низкого уровней при блокировке и контроле выходного сигнала контролируемой цифровой схемы независимо от величины выходного сопротивления последней. Кроме того, резистор 7 совместно с усилителем б и формирователями 1 и 2 имлульсов создает для контролируемой схемы нагрузку, эквивалентную подключению напряжения смещения через сопротивление нагрузки, равное величине сопротивления резистора 7.

Формирователи 1 и 2 импульсов работают при последовательном согласовании с линией 9 передачи, а контролируемая цифровая схема — при параллельном.

Формирователи f и 2 импульсов работают следующим образом. На вход логической схемы 11 постунает логический сигнал, управляющий работой токового переключателя, состоящего из транзисторов 12 и 13. Транзистор 14 генерирует ток, величина которого пропорциональна разности напряжений, задаваемых на первый и второй входы формирователей 1 и 2, что обеспечивается схемой пересчета напряжения в ток, состоящей из операиионных усилителей 15 и 16 и резисторов !7 — 21..

К точке соединения резисторов 17 и 19 ,подключается источник отрицательного напряжения (не показан). Для получения необходимого быстродействия и амплитуды сигнала между логиче"кой схемой 11 и транзисторами 12 и 13

1522130могут быть включены дополнительные усилительные каскады (не показаны).

Логический блок 3 обеспечивает при отсутствии сигнала блокировки выключение транзистора 13 формирователя 2 импульсов и коммутацию транзисторов 12 и 13 формирователя 1 импульсов or сигнала тестовой последовательности, а при наличии сигнала блокировки включает транзисторы 13 фор10 мирователей 1 и 2 импульсов для формирования напряжения смещения. Наличие линии 24 задержки обеспечивает более раннее включение и более поэд-.

15 нее выключение транзисгора 13 формирователя 1 импульсов относительно аналогичного транзистора формирователя 2 импульсов; более .раннее включение или более позднее выключение транзистора 13 формирователя 2 приво20 дит к формированию уровня, промежуточного между высоким и низким уровнями, что может вызвать сбой в работе контролируемой цифровой схемы, Временные диаграммы рабаты устройства приведены без учета задержек .сигналов логическими элементами 22,23, 25 и формирователями 1 и 2 импульсов.

30 ,Формула изобретения

1. Ус ройство для контр л цифровых схем, содержащее первый формировагель импульсов, первый выход которого через ключевой элемент и линию передачи соединен с клеммой для подключения контролируемой цифровой схемы, первый и второй входы соединены соответственно с клеммами для подключения задаваемых высокого и низкого уровней, два компаратора, первые входы сравнения которых соединены с клеммами.для подключения контролируемых высокого и низкого уровней, входы стробирования соеди- 45 иены с клеммами для подачи стробирующих импульсов, а выходы — c клеммами для подключения устройства обработки, о т л и ч а ю щ е е с я тем, что, с целью повьппения быстро50 действия и точности контроля за счет согласования выходного сопротивления устройства с волновым сопротивлением линии передачи в режиме приема и передачи сигнала, введены второй

Формирователь импульсов, логический

55 блок, усилитель и резистор, причем первый выход второго Формирователя импульсов соединен с первым выходом первого формирователя импульсов первыми входами сравнения компараторов и первым выходом резистора, вторые выходы первого и второго формирователей соединены между собой, с выходом уснлителя и вгорым выводом резистора, первый и второй входы логического блока соединены соответственно с клеммами для задания тестовой последовательности и блокировки, а первый выход соединен с третьим выходом первого формирователя импульсов, вход усилителя соединен.с первым входом первого формирователя импульсов, первый вход второго формирователя импульсов соединен с вторым вхо,дом первого формирователя импульсов, второй — с клеммой для задания напряжения смещения, а третий — с вторым выходом логического блока.

2. Устройство по п. 1, о т л ич а ю щ е е с я тем, что.каждый фор.мирователь импульсов состоит из логической схемы с парафазными выходами, трех транзисторов, двух операционных усилителей, пяти резисторов, причем прямой выход логической схемы соединен с базой первого транзистора, а инверсный — с базой второгo транзистора, эмиттеры первого и второго гранзисторов соединены между собой и с коллектором трет;.его транзистора,, база которого соединена с выходом первого операционного усилителя, а эмиттер — с первыми выводами первого и второго резисторов, второй вывод, второго резистора соединен непосредcтвенно с инвертирующим входом второго операционного усилителя и через третий резистор с его выходом и инвертирующим входом первого операционного усилителя, второй вывод первого резистора соединен с клеммой для подключения источника отрицательного напряжения непосредственно, а через четвертый резистор — с неинвертирующим входом второго операционного усилителя и первым выводом пятого резистора; коллекторы второго и первого транзисторов соединены соответственно с первой и второй выходными клеммами, а неинвертирующий вход первого операциоиного усилителя, второй вывод пятого резистора и вход логической схемы " с первой, второй и третьей входными клеммами соо.гветсгвенно.

3. Устройство по п. 1, о т л ич а ю щ е е с я тем, чго логический

9 блок состоит из логических элементов ИЛИ-НЕ, И-НЕ, инвертора и линии задержки, причем первый вход элемента ИЛИ-НЕ соединен с выходом инвертора, второй — с входом линии задержки и первым входом элемента

И-НЕ, третий — с выходом линии за1522130 l0 держки и вторым входом элемента И-HE э выходы элементов ИЛИ-НЕ и И-НЕ соеди нены с первой и второй выходными

5 клеммами соответственно а входы инУ вертора и линии задержки — с первой и второй входными клеммами соответственно.

1522130

Тест

Редактор A.Огар

Заказ 6955/4? Тираж 714 Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., д. 4/5

II 1!

Производственно--и.. дательский комбинат Патент, г. Ужгород, ул. Гагарина, 101

6мии,ййЮа

Составитель А.Коробкоц

Техред И.Дидык Корректор Т. Колб