Аналого-цифровой преобразователь

Аналого-цифровой преобразователь

Иллюстрации

Показать все

Реферат

 

Изобретение относится к электроизмерительной и вычислительной технике и может использоваться в информационно-измерительных системах, системах передачи информации и др. С целью повышения быстродействия при сохранении высокой точности преобразования в устройство введен блок умножения и вычитания, первая группа информационных входов которого подключена к группе информационных выходов регистра, а вторая группа информационных входов - к группе информационных входов преобразователя код-напряжение и группе информационных выходов блока управления. Четвертый выход блока управления является шиной сигнала готовности данных, а группа информационных выходов блока умножения и вычитания - выходной шиной данных преобразователя. 2 з.п. ф-лы, 4 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИК

А1 (19) (11) (5)) 4 Н 03 M 1/48

g ) «ран,q! 1 ° f . g,с)1g

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н А BTOPGHOMY СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЭОБРЕТЕКИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР

1 (21 ) 4386359/24-24 (22) 01 ° 03.88 (46) 23 ° 11 .89. Бюл. М 43 (72) Б.А.Бохонко, Д.М.Демьянюк, В.А.Калынюк и В.И.Иатвиив (53) 681.325 (088.8) (56) Авторское свидетельство СССР

9 1350831, кл. Н 03 M 1/48, 1984.

Авторское свидетельство СССР

М 949805, кл . 11 03 M 1/48, 1978. (54) АНАЛОГО-ЦИФРОВОЙ ПРЕОБРАЗОВАТЕЛЬ (57) Изобретение относится к электроизмерительной и вычислительной технике и может использоваться в информационной-измерительных системах, Изобретение относится к электроиэмерительной и вычислительной технике и может использоваться в информационно-измерительных системах, системах передачи информации и т,п.

Цель изобретения — повьппение быст родействия прн сохранении высокой точности преобразования °

На фиг.l приведена структурная схема преобразователя; на фиг,2 функциональная схема блока управления; на фиг.3 — временные диаграммы работы блока управления; на фиг.4— функциональная схема блока умножения и вычитания.

Аналого-цифровой преобразователь (фиг.l) содержит переключатель 1, 2 системах передачи информации и др.

С целью повышения быстродействия при сохранении высокой точности преобра . зования в устройство введен блок умножения и вычитания, первая группа информационных входов которого подключена к группе информационных выходов регистра, а вторая группа информационных входов — к группе информационных входов преобразователя код-напряжение и группе информационных выходов блока управления. Четвер.тый выход блока управления является шиной сигнала готовности данных, а группа информационных выходов блока умножения и вычитания — выходной

М шиной данных преобразователя. 2 э.п, ф-лы, 4 ил. аналоговый запоминающий блок 2, блок

3 сравнения, преобразователь код-нап-. ряжение (ПКН) 4, блок 5 управления, регистр 6 и блок 7 умножения и вычитания.

Блок 5 управления (фиг.2) . содер жит генератор 8 тактовых импульсов, > регистр 9 последовательных приближений первый инвертор 10, генератор 11,фЬ импульсов запуска, первый триггер

12, второй инвертор 13, второй триггер 14, первую 15 и вторую 16 лийии задержки, первый 17, второй 18, третий 1 9, четвертый 20 и пятый 21 элементы KIH-ИБ и третий инвертор 22.

1524178

+ 2 КUq+ 260 где U<.

К

ЛК

Если

I эт Ц Ц >

55 — П + <""4 + "К дуэт

Блок 7 умножения и вычитания (фиг.4) содержит группу инверторов

23 и сумматор 24, Преобразователь работает следующим образом.

В начале цикла преобразования по команде блока 5 управления в аналоговом запоминающем блоке 2 производится запоминание напряжения t0

U = (U„+ аИ )(К + ЬК), мгновенное значение входного сигнала; f5 — напряжение смещения блока 2; — коэффициент передачи блока 2; — по гр ешно с ть к о эффицнент а передачи блока 2 ° 20

K= l, то

U = U„+ ÜUä + K. U

Результат запоминания поступает 25 на первый вход блока 2 сравнения, где сравнивается с выходным напряжением U ПКН4, поступающим на второй эт вход блока 3 сравнения, в процессе поразрядного уравновешивания. После . завершения процесса поразрядного уравновешивания код N с регистра блока 5 управления переписывается в регистр 6, в котором до конца цикла преобразования сохраняется код N

Одновременно входной переключатель 1 подключает к входу блока 2 выходное напряжение U T IIKH 4, эквивалентное коду N и равное (без учета погрешности IIKH) 40 где Юс — напряжение смещения блока сравнения. 45

По команде блока 5 управления производится запоминание выходного напржкения ПКН 4 в аналоговом запоми— нающем блоке 2, на выходе которого устанавливается напряжение

Н (U т + b. U 4 ) (1 + 11К ) = или

Н

U = UII + 2>>1.>4 + 2 6K UII + 6U °

На втором этапе цикла кодирования осуществляется процесс поразрядного уравновешивания выходного напряжения

Н блока, в результате которого на выходе регистра блока 5 управления л устанавливается код N . Его эквивалентное значение равно

В блоке 7 умножения и вычитания осуществляется умножение на два вы> ходного кода N регистра 6 и вычитаII ние выходного кода N регистра блока 5 управления. На выходе данных блока 7 умножения и вычитания устанав— л ливается код N = 2N — N, эквива" лентное значение

II

11экь= 2 Път — Пэив = Пк

Блок 5 управления работает следующим образом (фиг ° 3), С выхода генератора 8 тактовых импульсов на вход регистра 9 постоянно поступают тактовые импульсы. Ре.гистр 9 находится в режиме ожидания до поступления от генератора 11 импульса запуска положительной полярности. При поступлении импульса запус» ка по его переднему фронту на прямых выходах первого 12 и второго 14 триггеров вырабатываются напряжения уров— нем лог."1". Сигнал уровнем лог,"1" с прямого выхода первого триггера, являющегося первым выходом блока 5 управления, поступает на вход входного переключателя I устройства (фиг.2), который подключает к входу блока 2 напряжение U>I. Сигнал уров— нем лог. "1" с выхода второго триггера 14 поступает на первый вход третьего элемента ИЛИ-НЕ 19,на выходе которого и на выходе блока 5 . управления вырабатывается напряжение уровнем лог."О", информирующем потребителя о начале нового цикла преобразования. Одновременно импульс запуска через элемент ИЛИ-НЕ 20 и инвертор 22 поступает на выход блока 5 управления и на второй вход блока 2 устройства для записи мгновенного " значения в блок.

Кроме того, импульсы запуска через пятый элемент ИЛИ-HE 21 уровнем лог, "0" поступает на вход началь—

78 6 регистра 6 устройства для записи выходного кода N регистра 9 блока уп/ равления в регистр 6 устройства. Кроме того, импульс с выхода элемента

ИПИ-НЕ 17 поступает на первый вход второго элемента KIH-НЕ 18 и через второй инвертор 13 и вторую линию 16 задержки на второй вход элемента ИЛИНЕ 18. Этим обеспечивается формированием на выходе второго элемента

ИЛИ-НЕ 18 импульса положительной полярности, начало которого совпадает с окончанием импульса на выходе элемей га 17. Сформированный импульс через пятый элемент ИПИ HE 21 уровнем лог. "0" поступает на вход начальной установки регистра 9. Регистр 9 повторно устанавливается в исходное состояние с поступлением положительного фронта очередного тактового импульса при уровне лог. "0" на его входе начальной установки. После окончания импульса на этом входе регистра устанавливается уровень лог. "1" и с приходом положительного фронта следующего тактового импульса начинается второй этап преобразования. Одновременно по положительному перепаду импульса на выходе второй линии 16 задержки опрокидывается второй триггер 14, на прямом выходе которого устанавливается уровень лог. "0".

После .окончания второго этапа преобразования на выходах Q Цо регистра 9 формируется код N", а на выходе СС регистра 9 и соответственно на втором входе третьего элемента ИЛИ-НЕ 19 устанавливается уровень лог. "0". При совпадении уровней лог. "0" на обоих входах третьего элемента HJIH-НЕ 19 на выходе последнего и на выходе блока 5 управления устанавливается уровень лог.

"1", указывающий потребителю наличие достоверных данных на выходе данных устройства.

5 15241 ной установки регистра 9, который при совпадении уровня лог. "О" на вы ходе начальной установки и положительного перепада напряжения очередного тактового импульса на входе такто5 вых импульсов устанавливается я исходное состояние: выход Яп — уровень лог. "0", выходы Q„,,. ° Q С< — уровень лог, "1". По окончании им- !О пульса заканчивается запись напряжения U„ a блок 2, а на входе начальной установки регистра 9 устанавливается уровень лог. "1" и при совпадении с положительным фронтом оче- !5 редного тактового импульса начинается первый этап преобразования, заключающийся в поразрядном уравновешивании выходного напряжения U блока 2 выходным напряжением Uwr ПКН 4 устройства, и на выходах Qд,...,QO, где п — старший разряд, формируется код N в зависимости от поступающих с выхода блока 3 сравнения устройства сигналов на вход блока 5 управления и соответственно на информационный вход регистра 9.

После окончания первого этапа преобразования на выходе СС регистра 9 формируется перепад напряжения от 30 уровня лог. "1" до уровня лог. "О", который через первый инвертор 10 поступает на счетный вход C первого триггера 12, вследствие чего на прямом выходе последнего устанавливает- 35 ся уровень лог. "0". Этот сигнал поступает на выход блока 5 управления и соответственно иа вход входного переключателя 1 устройства, которьпъ подключает выход ПКН 4 к входу 40 блока. Уровень лог. "0 с прямого выхода триггера 12 поступает на первый вход первого элемента ИЛИ-НЕ 17, на второй вход которого поступает задержанный первой линией 15 задержки 45 сигнал с инверсного выхода триггера

12. При совпадении уровней лог."0" на обоих входах элемента ИЛИ-НЕ 17 на его выходе формируется импульс уровнем лог, l,,который через четвертый 50 элемент ИЛИ-НЕ 20 и третий инвертор

22 поступает на выход блока 5 управления и соответственно на второй вход блока 2 для записи напряжений !

1,,поступающего с выхода ПКН 4. 55

Одновременно импульс напряжения с выхода первого элемента ИЛИ-НЕ 17 поступает на выход блока 5 управления и соответственно на управляющий вход

Блок 7 умножения и вычитания обеспечивает автоматическое умножение на два кода N поступающего на ( первую группу информационных входов, (( и вычитание кода N,ïîñòóïàþùåãî на вторую группу информационных вхо-: дов. Умножение на два кода N обеспе( чивается сдвигом кода N на единицу вправо (в сторону старших разрядов)

Для осуществления операции вычитания кодов 2N и N ца <.Умматоре 24 неI ll

1524178 обходимо преобразовать код N в дополнительный код. Преобразование кода

N в дополнительный код в блоке 7 умножения и вычитания осуществляется следующим образом. Код N предварительно инвер/f 5 тируется группой инверторов 23 и к

If полученному результату N добавляется единица младшего разряда путем постоянного подключения к входу переноса Р сумматора 24 уровня лог. 1

10 формула изобретения

1,. Аналого-цифровой преобразов атель, содержащий входной переключатель, первый информационный вход которого является входной шиной, второй информационный вход соединен с выходом преобразователя код-напряжение, управляющий вход — с первым вы- 20 ходом блока управления, а выход соединен с информационным входом аналогового запоминающего блока, управляющий вход которого подключен к второму выходу блока управления, а выход соединен с первым входом блока сравнения, второй вход которого подключен к выходу преобразователя коднапряжение, а выход соединен с входом блока управления, регистр, груп- 30 па информационных входов которого соединена с группой информационных выходов блока управления, третий выход которого соединен с управляющим входом регистра, о т л и ч а ю щ и й- 3g с я тем, что, с целью повышения быстродействия при сохранении высокой точности преобразования, в него введен блок умножения и вычитания, первая группа информационных входов 40 которого подключена к группе информационных выходов регистра, вторая группа информационных входов объединена с соответствующими входами преобразователя код-напряжение и под- ключена к группе информационных выходов блока управления, четвертый выход которого является шиной сигнала готовности данных, а группа информационных выходов блока умножения и вычитания является выходной шиной, 2. Преобразователь по п.l, о т— л и ч а ю шийся тем, что блок управления выполнен на генераторе тактовых импульсов, регистре после55 довательного приближения, генераторе импульсов запуска, трех инверторах, двух триггерах, двух линиях задержки, пяти элементах ИЛИ-HE первый вход первого иэ которых является первым выходом блока и подключен к прямому выходу первого триггера, инверсный выход которого через первую линию задержки соединен с вторым входом первого элемента ИЛИ-НЕ, выход которого соединен с первыми входами второго и третьего элементов ИЛИ-НЕ, являются третьим выходом блока и через первый инвертор и вторую линию задержки подключен к второму входу второго элемента ИЛИ-НЕ и к С-входу второго триггера, D-вход которого является общей шиной, Ь-вход объединен с входом первого триггера, вто= рым входом третьего и первым входом четвертого элементов ИЛИ-НЕ и подключен к выходу генератора импульсов запуска, а выход второго триггера соединен с первым вхбдом пятого элемента ИЛИ-НЕ, выход которого является четвертым выходом блока, а второй вход объединен с входом второго ин1 вертора и подключен к выходу конца цикла работы регистра последовательного приближения, информационный вход которого является входом блока, вход тактовых импульсов соединен с выходом генератора тактовых импуль-" сов, вход начальной установки— с выходом четвертого элемента

ИЛИ-НЕ, а выходы данных являются группой информационных выI ходов блока„при этом выход второго инвертора соединен с С-входом первого триггера,D-вход которого является общей шиной, а выход третьего элемента ИЛИ-НЕ соединен с входом третьего инвертора, выход которого является вторым выходом блока, а выход второго элемента ИЛИ-НЕ подключен к второму входу четвертого элемента ИЛИ-НЕ.

3. Преобразователь по п. l, о т лич ающийс я тем, чтоблок умножения и вычитания выполнен иа группе инверторов и сумматоре, первые входы которого являются первой группой информационных входов блока, вторые входы соединены с выходами соответствующих инверторов группы, входы которых являются второй группой информационных входов блока, а выходы сумматора являются группой информационных выходов блока.

Рых

Омл.

Них. Ъ

8arx

Юых» сс

Вык, Вых. I арык. t

Вае,1

Ьи.1

Йа.! йи.й

©ива

1524178

Составитель В.Иахнанов

Редактор О.Головач Техред А. Кравчук Корректор М.Пожо

Заказ 7054/56 Тираж 884 Подпианое

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-издательский комбинат "Патент", г. Ужгород, ул, Гагарина, 101