Способ цифрового измерения фазового сдвига и устройство для его осуществления

Способ цифрового измерения фазового сдвига и устройство для его осуществления

Реферат

 

Изобретение касается электрорадиоизмерений и может быть использовано для измерения с высокой точностью фазовых сдвигов, превышающих 360^o, между двумя гармоническими сигналами. Способ предусматривает формирование импульсов привязки в момент переходов измеряемого и опорного сигналов через нулевой уровень; суммирование импульсов привязки опорного канала со знаком плюс, а импульсов привязки измеряемого канала - со знаком минус; подсчет квантующих импульсов за постоянное время измерения, либо за время измерения, кратное периоду измеряемого сигнала, причем подсчет квантующих импульсов осуществляется с весом кода результата суммирования импульсов привязки. Устройство, реализующее данный способ, включает в себя формирователи 1 и 2, формирователь 3 импульсов, реверсивный счетчик 4, блок 5 суммирования, элемент 6 совпадения, генератор 7 импульсов, времязадающий блок 8, блок 9 синхронизации и счетчик 10 импульсов с индикацией. При десятиразрядном ревирсивном счетчике 4 диапазон измеряемых фазовых сдвигов составляет 256360^o, при этом обеспечивается высокая точность измерений и исключение мертвых зон. 8 ил.

Изобретение касается электрорадиоизмерений и может быть использовано для измерения фазового сдвига гармонических сигналов в широком диапазоне измеряемых фазовых сдвигов (более 360^о) с высокой точностью. Цель изобретения расширение диапазона измеряемых фазовых сдвигов и повышение точности измерения. Способ цифрового измерения фазового сдвига предусматривает формирование импульсов привязки в моменты переходов измеряемого и опорного сигналов через нулевой уровень и получение результата измерения путем подсчета квантующих импульсов, укладывающихся между импульсами привязки за постоянное время измерения либо за время измерения, кратное периоду измеряемого сигнала; суммирование импульсов привязки, причем импульсы привязки опорного сигнала суммируются со знаком плюс, а импульсы привязки измеряемого сигнала со знаком минус; и подсчет квантующих импульсов с весом кода результата суммирования импульсов привязки. На фиг. 1 приведена структурная схема устройства для осуществления способа цифрового измерения фазового сдвига; на фиг. 2 структурная схема формирователя импульсов; на фиг. 3 структурная схема блока суммирования; на фиг. 4 структурная схема блока синхронизации; на фиг. 5-8 диаграммы, поясняющие работу устройства. Устройство содержит формирователи 1 и 2 измеряемого и опорного каналов, формирователь 3 импульсов, реверсивный счетчик 4, блок 5 суммирования, элемент 6 совпадения, генератор 7 импульсов, времязадающий блок 8, блок 9 синхронизации и счетчик 10 импульсов с индикацией. Входы формирователей 1 и 2 являются входами предлагаемого устройства, а выходы подключены к входам формирователя 3 импульсов, основные выходы которого связаны с входами реверсивного счетчика 4. Выход реверсивного счетчика 4 по шине 11 подключен к входу блока 5 суммирования, вход которого связан c элементом 6 совпадения. В свою очередь выход блока суммирования 5 подключен к счетчику 10 импульсов с индикацией, а выход генератора 7 импульсов к входу времязадающего блока 8, входу синхронизации формирователя 3 импульсов и входу элемента 6 совпадения. Выход времязадающего блока 8 соединен с вторым входом элемента 6 совпадения, входы блока 5 суммирования и счетчика 10 импульсов по цепи "Сброс" связаны с соответствующим выходом времязадающего блока 8, входы блока 9 синхронизации подключены к дополнительным выходам формирователя 3 импульсов, входу "Начальная установка" и выходу генератора 7 импульсов, а выход к входу установки начального кода реверсивного счетчика 4. Формирователь 3 импульсов содержит первый, второй, третий и четвертый D-триггеры 12-15, первый и второй элементы ИСКЛЮЧАЮЩЕЕ ИЛИ 16 и 17, первый и второй инверторы 18 и 19 и первый и второй элементы 20 и 21 совпадения. Тактовые входы D-триггеров 12-15 и первые входы элементов 20 и 21 совпадения связаны с входом синхронизации формирователя 3 импульсов. D-вход первого D-триггера 12 подключен к первому входу формирователя импульсов, а D-вход второго D-триггера 13 к второму входу формирователя импульсов, выходы первого и второго D-триггеров 12 и 13 подключены соответственно к D-входам третьего и четвертого D-триггеров 14 и 15, выходы первого и третьего D-триггеров 12 и 14 связаны с входами первого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 16, а второго и четвертого D-триггеров 13 и 15 с входами второго элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 17. Выход первого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 16 подключен к второму входу первого элемента 20 совпадения и к входу второго инвертора 19, а выход второго элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 17 к второму входу второго элемента 21 совпадения и входу первого инвертора 18. Выходы первого и второго инверторов 18 и 19 связаны с третьими входами соответственно первого и второго элементов 20 и 21 совпадения, выходы которых подключены к основным выходам формирователя, а выходы третьего и четвертого D-триггеров 14 и 15 с дополнительными выходами. Блок 5 суммирования содержит сумматор 22, регистр 23 памяти, элемент 24 задержки и элемент 25 совпадения. Первый вход сумматора 22 по шине 26 подключен к выходу блока суммирования, выход по шине 27 к входу регистра 23 памяти, а выход регистра памяти по шине 28 к второму входу сумматора 22. Вход элемента 24 задержки связан с входом синхронизации, а выход подключен к входу синхронизации регистра 23 памяти и к второму входу элемента 25 совпадения, первый вход которого соединен с выходом переноса сумматора 22, выход элемента 25 совпадения является выходом блока суммирования. Вход сброса регистра 23 памяти подключен к входу цепи сброса блока 5 суммирования. Блок 9 синхронизации содержит элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 29, элемент 30 совпадения и элемент 31 задержки. Входы элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 29, второй вход элемента 30 совпадения и вход элемента 31 задержки являются входами блока синхронизации. Выход элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 29 подключен к первому входу элемента 30 совпадения, выход элемента 31 задержки подключен к второму входу элемента 30 совпадения, а выход элемента совпадения является выходом блока синхронизации. Устройство для осуществления способа работает следующим образом. Входные сигналы поступают на входы формирователей 1 и 2, на выходе которых формируются прямоугольные импульсы, фронты и срезы которых привязаны к переходам входных (опорного и измеряемого) сигналов через нулевой уровень. Прямоугольные импульсы с выходов формирователей 1 и 2 поступают на формирователь 3 импульсов, который выполняет следующие функции: формирует по каждому каналу импульсы длительностью t_o, где t_o период следования квантующих импульсов, привязанных к фронту и срезу прямоугольных импульсов, действующих на входах формирователя 3 импульсов и синхронизированных квантующей последовательностью, поступающей на вход формирователя 3 импульсов от генератора 7 импульсов по цепи синхронизации, и исключает появление импульсов на обоих выходах формирователя импульсов, если они совпадают по времени. Импульсы с выходов формирователя 3 импульсов поступают на реверсивный счетчик 4: импульсы с первого выхода поступают на суммирующий вход, а импульсы с второго выхода на вычитающий вход реверсивного счетчика 4. Реверсивный счетчик 4 имеет К разрядов. Перед началом работы реверсивный счетчик 4 сигналом с выхода блока 9 синхронизации устанавливается в состояние, соответствующее коду М=2^к-1+1. Код М устанавливается логической единицей с выхода элемента 30 совпадения блока 9 синхронизации. Блок 9 синхронизации работает следующим образом. На вход элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 29 поступают импульсы с выходов D-триггеров 14 и 15 формирователя 3 импульсов. Как будет показано ниже, эти импульсы соответствуют задержанным ограниченным импульсам с выхода формирователей 1 и 2, фронты и срезы которых привязаны к квантующим импульсам (см. фиг. 5 а, б). С выхода логического элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 29 действуют импульсы, приведенные на фиг. 5 в. Эти импульсы поступают на элемент 30 совпадения. Установка кода реверсивного счетчика 4 производится импульсом с выхода элемента 30 совпадения в момент действия импульса начальной установки кода реверсивного счетчика, поступающего перед началом измерения на вход блока 9 синхронизации. Момент установки кода реверсивного счетчика 4 синхронизирован задержанными при помощи элемента задержки квантующими импульсами. Это делается для обеспечения устойчивой работы устройства. В момент совпадения импульса начальной установки, импульса с выхода элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 29 и задержанного квантующего импульса с выхода элемента 31 задержки импульсом с выхода элемента 30 совпадения реверсивный счетчик устанавливается в состояние М=2^к-1+1. В связи с этим код реверсивного счетчика изменяется (см. фиг. 5 ж). Таким образом, реверсивный счетчик за полупериод измеряемого сигнала находится в тече- ние t= T в состоянии М, в осталь- ное время в состоянии (М-1). Код реверсивного счетчика 4 по шине 11 поступает на первый информационный вход сумматора 22 (см. фиг. 3). Блок 5 суммирования работает следующим образом. Перед каждым измерением регистр 23 памяти по цепи "Сброс" сбрасывается в нулевое состояние. Коды регистра 23 памяти по шине 28 и коды реверсивного счетчика 4 по шине 26 подаются на входы сумматора 22. На выходе сумматора 22 формируется код суммы кодов регистра 23 памяти и реверсивного счетчика 4. Этот код с тактом следования квантующих импульсов записывается в регистр 23 памяти. Таким образом, с каждым квантующим импульсом в регистр 23 памяти в промежутке времени t добавляется число М, в остальное время число (М-1). Регистр памяти имеет К разрядов. При переполнении сумматора 22 на выходе его переноса формируется единичный потенциал переноса, который при поступлении квантующего импульса записывается в счетчик 10 импульсов с индикацией (счетчик 10 импульсов с индикацией перед каждым измерением сбрасывается в нуль). За время измерения от генератора 7 импульсов поступит N импульсов (это предусматривается во времязадающем блоке 8, выполненном на основе делителя частоты на N по типовой схеме фазометра с постоянным измерительным временем). Таким образом, счетчик 10 и регистр 23 памяти за время измерения зафиксируют n= (M-1)N+2N (1) где t временной интервал, пропорциональный фазовому сдвигу; Т период; фазовый сдвиг; n число импульсов. При N=180^o 10², (2) где Z целое число n=180(M-1)+36010^z (3) Поскольку М=2^к-1+1, то n=3602^k-2+36010^z (4) Первое слагаемое в (4) соответствует целому числу циклов фазового сдвига, а второе слагаемое дробной части фазового сдвига. =360 (5) Диаграммы, приведенные на фиг. 5, соответствуют < 180^о. Диаграммы при < 180^о приведены на фиг. 6. Как видно из этих диаграмм, n в этом случае также определяется (4), т.е. независимо от фазового сдвига наблюдается однозначное его измерение. При изменении фазового сдвига в положительную или отрицательную сторону на любое значение фазового сдвига < 360 2^к-2 (6) результат измерения будет однозначно соответствовать истинному значению фазового сдвига. Число зарегистрированных счетчиком 10 импульсов с индикацией и регистром 23 памяти блока 5 суммирования импульсов может изменяться в пределах от 0 до 360 2^к-1 10^z, т.е. диапазон измеряемых фазовых сдвигов может быть 360 2^к-2, например, при К=10 (десятиразрядный реверсивный счетчик) диапазон фазовых сдвигов равен 256 360^о. При использовании фазометра для измерения фазового сдвига в диапазоне 0-360^о реверсивный счетчик может иметь минимальное число разрядов К=2. В этом случае для более устойчивой работы устройства для цифрового измерения фазового сдвига на вход начальной установки необходимо от времязадающего блока 8 подать импульс перед каждым измерением по цепи, показанной на фиг.1 пунктирно. Формирователь 3 импульсов работает следующим образом. На входы формирователя 3 импульсов (см. фиг. 2) подаются прямоугольные импульсы формирователей 1 и 2 (см. фиг. 7а). Фронты и срезы этих импульсов привязывают во времени при помощи D-триггеров 12 и 13 к квантующим импульсам (см. 7в). D-триггеры 14 и 15 формируют импульсы, задержанные на период следования квантующих импульсов (см. фиг. 7г). Эти импульсы подаются на дополнительный выход формирователя 3 импульсов и далее на блок 9 синхронизации, а также поступают на элементы ИСКЛЮЧАЮЩЕЕ ИЛИ 16 и 17. Этими элементами формируют импульсы, привязанные к фронтам и срезам импульсов на выходе D-триггеров 12 и 13 (см. фиг. 7д). Импульсы, сформированные элементами ИСКЛЮЧАЮЩЕЕ ИЛИ 16 и 17 (см. фиг. 8 а, б), подаются на первый и второй инверторы 18 и 19 и первый и второй трехвходовые элементы 20 и 21 совпадения. В результате на выход формирователя импульсов проходят только импульсы, не совпадающие во времени между собой. Если импульсы с выходов элементов ИСКЛЮЧАЮЩЕЕ ИЛИ 16 и 17 совпадают во времени (первые импульсы в соответствии с фиг. 8 а,б), то они не проходят на выходы фоpмирователя импульсов. Зоны прозрачности для импульсов синхронизации реверсивного счетчика 4 будут иметь место в соответствии с фиг. 8 в, г. Диапазон измеряемых фазовых сдвигов ограничивается емкостью реверсивного счетчика. При 10-разрядном реверсивном счетчике диапазон измеряемых фазовых сдвигов составляет +250-360^о. При этом обеспечивается высокая точность измерения.

Формула изобретения

1. Способ цифрового измерения фазового сдвига, при котором формируют импульсы привязки в моменты переходов измеряемого и опорного сигналов через нулевой уровень и получают результат измерения путем подсчета квантирующих импульсов, отличающийся тем, что, с целью расширения диапазона измеряемых фазовых сдвигов и повышения точности измерения, производят суммирование импульсов привязки, причем импульсы привязки опорного сигнала суммируют со знаком плюс, а импульсы привязки измеряемого сигнала - со знаком минус, при подсчете квантующих импульсов каждый из них умножают на текущий результат суммирования импульсов привязки. 2. Устройство для цифрового измерения фазового сдвига, содержащее формирователи измеряемого и опорного каналов, входы которых являются входами устройства, формирователь импульсов, входы которого подключены к выходам формирователей, последовательно включенные генератор импульсов и времязадающий блок, элемент совпадения, первый вход которого связан с выходом времязадающего блока, и счетчик с индикацией, подключенный по цепи "Сброс" к времязадающему блоку, отличающееся тем, что, с целью расширения диапазона измеряемых фазовых сдвигов и повышения точности измерения, оно снабжено реверсивным счетчиком, входы которого подключены к основным выходам формирователя импульсов, блоком суммирования, вход которого связан по шине с входом реверсивного счетчика, а выход - с счетчиком с индикацией, блоком синхронизации, входы которого соединены с дополнительными выходами формирователя импульсов и генератором импульсов, а выход - с входом установки реверсивного счетчика, кроме того, вход синхронизации формирователя импульсов подключен к выходу генератора импульсов, блок суммирования по цепи "Сброс" соединен также с времязадающим блоком, второй вход элемента совпадения подсоединен к выходу генератора импульсов, а выход - к входу синхронизации блока суммирования. 3. Устройство по п.2, отличающееся тем, что формирователь импульсов содержит четыре D-триггера, два элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, два инвертора и два трехвходовых элемента совпадения, при этом тактовые входы D-триггеров и первые входы элементов совпадения связаны с входом синхронизации формирователя импульсов, D-вход первого D-триггера подключен к первому входу формирователя импульсов, а D-вход второго D-триггера - к второму входу формирователя импульсов, выходы первого и второго D-триггеров подключены соответственно к D-входам третьего и четвертого D-триггеров и первым входам первого и второго элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, а выходы третьего и четвертого D-триггеров - к вторым входам первого и второго элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, выход первого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ подключен к второму входу первого элемента совпадения и входу второго инвертора, а выход второго элемента ИСКЛЮЧАЮЩЕЕ ИЛИ - к второму входу второго элемента совпадения и входу первого инвертора, выходы первого и второго инверторов связаны с третьим входами соответственно первого и второго элементов совпадения, выходы элементов совпадения подключены к основным выходам формирователя импульсов, а выходы третьего и четвертого D-триггеров - к дополнительным его выходам. 4. Устройство по п.2, отличающееся тем, что блок суммирования содержит сумматор, регистр памяти, элемент задержки и элемент совпадения, причем первый вход сумматора по шине подключен к входу блока суммирования, выход - по шине к входу регистра памяти, выход регистра памяти - по шине к второму входу сумматора, вход элемента задержки связан с выходом синхронизации блока суммирования, выход элемента задержки подключен к входу синхронизации регистра памяти и первому входу элемента совпадения, второй вход которого связан с выходом переноса сумматора, выход элемента совпадения является выходом блока суммирования, вход сброса регистра памяти подключен к входу цепи сброса блока суммирования. 5. Устройство по п.2, отличающееся тем, что блок синхронизации содержит элемент ИСКЛЮЧАЮЩЕЕ ИЛИ, элемент совпадения и элемент задержки, причем входы элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, вход элемента совпадения и вход элемента задержки являются входами блока синхронизации, выход элемента ИСКЛЮЧАЮЩЕЕ ИЛИ подключен к первому входу элемента совпадения, выход элемента задержки подключен к второму входу элемента совпадения, а выход элемента совпадения является выходом блока синхронизации.

РИСУНКИ

Рисунок 1, Рисунок 2, Рисунок 3, Рисунок 4, Рисунок 5, Рисунок 6, Рисунок 7, Рисунок 8

MM4A Досрочное прекращение действия патента Российской Федерации на изобретение из-за неуплаты в установленный срок пошлины за поддержание патента в силе

Номер и год публикации бюллетеня: 36-2000

Извещение опубликовано: 27.12.2000