Многоканальный цифровой интерполирующий фильтр для частотного уплотнения каналов

Многоканальный цифровой интерполирующий фильтр для частотного уплотнения каналов

Иллюстрации

Показать все

Реферат

 

Изобретение относится к радиотехнике и вычислительной технике и может быть использовано в устройствах многоканальной связи с цифровой обработкой сигнала. Цель - расширение области применения. Изобретение позволяет дополнительно формировать групповой сигнал частотно-уплотненных каналов за счет того, что в известный фильтр, содержащий блок 1 оперативной памяти и блок 5 постоянной памяти, накапливающие сумматоры 2 и 4, первый адресный сумматор 8, умножитель 3, счетчик 11 выборки и счетчик 6 канала, блок 7 элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, первый и второй счетчики 12, 13, блок 9 синхронизации и элемент ИЛИ 10, введены второй блок 16 постоянной памяти, третий накапливающий сумматор 15, коммутатор 14, второй адресный сумматор 17, блок 18 памяти адреса, элементы И 19 и ИСКЛЮЧАЮЩЕЕ ИЛИ 20. 2 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

А1 (19) (11) (51) 4 G 06 F 15/563

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н А ВТОРСКОМ,Ф СВИД=ТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР

1 (21 ) 4309711/24-24 (22) 28.08.87(46) 30.11.89, Бюл. 1е 44 (71) Специапьное конструкторско-тех-нологическое бюро с опытным производством при Белорусском государственном университете им,.В.И. Ленина (72) А.Н. Карташевич, В.М. Приходько и А.А. Фомин (53) 621.398 (088.8) (56) Авторское свидетельство. СССР У 1401480, кл. G 06 F 15/553, 1986 (54) МНОГОКАНАЛЬНЫЙ ЦИФРОВОЙ ИНТЕР-. ПОЛИРУЮЩИЙ ФИЛЬТР ДЛЯ ЧАСТОТНОГО УПЛОТНЕНИЯ КАНАЛОВ (57) Изобретение относится к радиотехнике и вычислительной технике и ..может быть использовано в устройствах многоканальной связи с цифровой

2 обработкой сигнала; Цель — расшире- ние области применения, Изобретение позволяет дополнительно .формировать групповой сигнал частотно-уплотненных каналов эа счет того, что в известный фильтр, содержащий блок 1 оперативной памяти и блок 5 постоянной памяти, накаплива)0щие сумматоры

2 и 4, первый адресный сумматор 8, ум- ножитель З,счетчик 11 выборкии счетчик

6 канала, блок 7 элементов ИСКЛ10ЧАЮ.Р5Е ИЛИ, первый и второй счетчики

12,13, блок 9 синхронизации и элемент ИЛИ 10, введены второй блок.16 постоянной памяти, третий накапливаищий сумматор 15, коммутатор:14, вто- а

-ъ ф рой адресный сумматор 17, блок 18 памяти адреса, элементы И 19 и ИСКЛЮЧАЮЩЕЕ ИЛИ 20. 2 ил.

С:

1525716

Частотное уплотнение каналов

40 осуществляется следующим образом.

Из входных сигналов с граничной частотой F., которая связана с частотой дискретизации выражением F /2 =

Fâ /М, по каждому каналУ формиру 45 ются квадратурные составляющие сигнала путем домножения на множители вида sin(2и OT„ F /2) = sin(2 „/М); соя (2%i hT„F /2) = соз(2Ф„/М) .

Фильтр работает следующим образом.

При появлении высокого уровня на входе 23 фильтра счетчик 11 выборки переключается в следующее состояние, блок 9 синхронизации формирует сигналы, необходимые для работы устройства, и производится формирование

55 квадратурных составляющих путем умножения входных выборок на значения синуса и косинуса модулирующей функИзобретение относится к радиотехн ке и вычислительной технике и, может быть испольэовано в устройствах многоканальной связи с цифровой об5 работкой сигнала.

Цель изобретения - расширение области применения фильтра за счет ф рмирования выходного группового с гнала. 10

На фиг.1 приведена структурная с ема фильтра; на фиг.2 — структур-. н ая схема блока синхронизации.

Многоканальный цифровой интерполиующий фильтр для частотного уплот- 15 ения каналов содержит блок l оперативной памяти, первый накапливающий с умматор 2, умножитель 3, второй накапливающий сумматор 4, первый блок постоянной памяти, счетчик 6 канаов, блок 7 элементов ИСКЛЮЧАЮЩЕЕ

1 ЛИ, первый адресный сумматор 8, блок синхронизации, элемент ИЛИ 10, четчик 11 выборки, первый и второй четчики 12 и 13, коммутатор 14, тре- 25 ий накапливающий сумматор 15, второй . лок 16 постоянной памяти, второй аде ный сумматор 17, блок 18 памяти дреса, элемент И 19, элемент ИСКЛЮ, АЮЩКЕ ИЛИ 20, входы 21-23 и выходы

24 и 25.

Блок 9 синхронизации образуют лемент ИЛИ 26, счетчик 27, формирователи 28-30, счетчик 31, элемент

И 32, элемент ИЛИ 33, элементы И 34

35, элемент ИЛИ 36, триггеры 37-39 элемент ИЛИ 40 и генератор 41 синхроимпульсов. ции, которое выполняется следующим образом. С входа 22 через элемент

ИЛИ 10 импульс сопровождения проходит на вход счетчика 6 каналов и переводит его в следующее состояние, код с первого выхода счетчика 6 каналов поступает на первый адресный вход блока 1 оперативной памяти, на адресный вход блока 18 и через элемент И 19, на первый вход которого поступает высокий уровень с входа 23, на второй вход второго адресного сумматора 17, на первый вход которого поступает сигнал с. выхода элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 20, на первый вход которого поступает высокий уровень с"входа 23, à íà ego второй вход поступает значение младшего из разрядов с выхода элемента И 19, Второй адресный сумматор 17 последовательно формирует коды адреса, поступающие на вход блока 16 постоянной памяти, из которого последовательно считываются значения косинуса и синуса модулирующей функции и поступают на второй вход умножителя 3, на первый вход которого через коммутатор 14 с входа 21 фильтра поступает значение выборки входного. сигнала. На управляющий вход коммутатора 14 поступает управляющий код с седьмого выхода блока 9 синхронизации, в результате чего к выходу коммутатора 14 подключается его первый вход.

В первом такте умножений на значение косинуса модулирующей функции результат записывается в первую поло; вину блока 1 оперативной памяти по адресу, который формируется на втором адресном входе первым адресным сумматором 8 через блок 7 под управлением сигналов, поступающих с шестого выхода блока 9 синхронизации. Во втором такте умноженный на значение синуса модулирующей функции результат записывается во вторую половину блока 1 оперативной памяти (первую/ вторую половину блока оперативной памяти 1 переключает импульс, поступающий на управляющий вход .блока оперативной памяти с шестого выхода блока 9 синхронизации по адресу, сформированному на втором адресном входе адресным сумматором 8.

С приходом следующего импульса сопровождения на вход 22 фильтра

15257

5 счетчик 6 каналов переключается в следующее состояние и происходит обработка информации следующего канала аналогично описанному, 5

После занесения в блок 1 оперативной памяти значений квадратурных составляющих по всем каналам высокий уровень с входа 23 фильтра снимается и фильтр переходит в режим интерполи- 10 рования.

Режим интерполирования для каждой квадратурной составляющей сигнала выполняется в фильтре следующим образом. С третьего выхода блока 9 синх-15 ронизации на вход первого счетчика

12 поступают тактовые импульсы, на первом выходе данного счетчика последовательно формируются коды, которые поступают на второй вход первого 20 адресного сумматора 8, на первый вход которого поступает код с выхода счетчика 11 выборки.

В первом такте информация из блока

1 оперативной памяти считывается по 25 адресу, формируемому на выходе адресного сумматора 8, и поступает на вход второго накапливающего сумматора 2. Во время второго такта на вход управления блока 7 поступает уровень 30 логической единицы с третьего выхода первого счетчика 12 и информация считывается из блока 1 оперативной памяти по преобразованному блоком 7 адресу и суммируется во втором накап- З5 ливающем сумматоре 2.

После двух тактов считывания код с выхода второго накапливающего сумма- тора 2 через второй вход коммутатора 14 поступает на первый вход умно жителя 3, на второй вход которого поступает значение коэффициента импульсной характеристики фильтра. Адрес для считывания коэффициента импульсной характеристики фильтра из первого блока 5 постоянной памяти поступает с первого выхода первого счетчика 12. Результат умножения с выхода умножителя 3 заносится в накапливающий сумматор 4 по импульсам, поступающим на его управляющий вход с второго выхода блока 9 синхронизации. Импульсы с первого выхода блока 9 синхронизации поступают на управляющий вход накапливающего сумматора 4 и обнуляют его, Первый счетчик 12 переключается в следующее состояние, и во время следующих двух тактов выполняется

16 6 обработка считанной из блока 1 оперативной памяти информации в соответствии с описанным.

После считывания из бло*а 1 оперативной памяти И/L выборок и обработки их аналогично описанному на выходе накапливающего сумматора 2 формируется код проинтерполированной выборки по первому каналу» на третьем выходе счетчика 12 формируется импульс, который поступает на первый вход блока 9 синхронизации, который формирует управляющие сигналы третьего этапа обработки.

На третьем этапе на пятом выходе

У9 блока.9 синхронизации формируется управляющий код для .коммутатора

14, в результате чего к его выходу подключается его третий вход, на седьмом выходе формируется сигнал выбора второго блока 16 постоянной памяти, на четвертом выходе формируется импульс, который через элемент ИЛИ 10 переводит в следующее состояние счетчик 6 каналов и формирует канал записи в блок 18 памяти адреса.

Проинтернолированные выборки с выхода накапливающего сумматора. 4 через третий вход коммутатора 14 поступают на первый вход умножителя 3, на второй вход которого поступают значения синуса и косинуса моделирующей функции из блока 16 постоянной памяти.

Адрес считываемого из блока 16 постоянйой памяти значения формируется на выходе второго адресного сумматора

17, на второй вход которого поступает через элемент И 19 код с первого выхода счетчика 6 каналов, на третий, вход второго адресного сумматора 17 поступает информация с выхода блока

18 памяти адреса, где хранится код адреса, который был использован при обработке предыдущей выборки, Код адреса с выхода второго адресного сумматора 17 поступает на вход второго блока 16 постоянной памяти, после чего этот код заносится в ту же ячейку блока 18 памяти адреса, из которой был считая.

С выхода умножителя 3 результат умножения заносится в третий накап ливающий сумматор 15, затем аналогично описанному обрабатывается вторая квадратурная составляющая. В результате на выходе накапливающего счмма1525716.

1ора 15 формируется первая точка

Группового сигнала частотно-уплотненных каналов.

Аналогично описанному обрабатыва5 ются и последующие каналы. После обработки Я каналов фильтр переходит режим ожидания до прихода следую его сигнала на вход 23 фильтра.

Блок синхронизации работает следу-.f0 щим образом. На первом этапе обработи импульсом с первого входа блока 9 инхронизации устанавливается второй риггер 38 и импульсом сопровождения четвертого входа блока 9 синхрониации устанавливается триггер 37, ровень логической единицы с выхода ервого триггера 37 формирует на пяом выходе блока 9- синхронизации правляющий код для коммутатора 14 20

1 помощью элемента ИЛИ 26 формирует а седьмом выходе блока 9 синхр ониации сигнал выбора для второго блоа 16 постоянной памяти и с помощью лемента ИЛИ 40 разрешает генератору 25

Â1 формировать последовательность инхроимпульсав, которая с помощью лемента И 35 формирует на шестом выходе блока 9 синхронизации сигнал

Управления записью в блок 1 оператив-30

Ной памяти, и на выходе элемента ИЛИ

36 формируется сигнал выбора полови1ы блока 1 оперативной памяти, зо вре мя первого такта выбирается первая

11оловина блока 1 оперативной памяти, о время второго такта - вторая поло ина, С помощью элемента. И 35 на третьем выходе блока 9 синхронизации формируются тактовые импульсы для

11ервого счетчика 12. Через два такта (умножение на значения синуса и косинуса. модулирующей функции ) одноразрядный счетчик 31 сбрасывает триггер 37.

После первого такта результат Ум- 45 ножения на значение синуса модулирую щей функции записывается в первую половину блока 1 оперативной памяти, после второго такта результат умно- жения на значение косинуса модулирующей функции заносится во вторуюпоповину блока 1 оперативной памяти, По следующему импульсу сопровождения счетчик 6 каналов переходит в следующее состояние и описанная пос55 ледовательность выполняется для сле-. дующего канала. После обработки всех ! каналов импульсом с второго входа блока 9 синхронизации второй триггер

38 сбрасывается и блок 9 синхронизации переходит к формированию управляющих сигналов для второго этапа обработки.

По фронту импульсов на первом входе блока 9 синхронизации устанавливается триггер 38 и фильтр переходит в режим интерполирования, который выполняется аналогично прототипу,.

После окончания режима интерполяции блок 9 синхронизации начинает формировать управляющие сигналы для третьего этапа обработки. Импульсом с третьего входа блока 9 синхронизации устанавливается триггер 39, уровень логической единицы с выхода триггера 38,задним фронтом переводит в следующее состояние одноразрядный счетчик 27 и формирует на пятом выходе блока 9 синхронизации управляющий код для коммутатора 14, с выхода одноразрядного счетчика 27 с помощью формирователя 29 на четвертом выходе блока 9 синхронизации форми.оуется импульс записи для блока 18, Предлагаемое устройство позволяет, помимо интерполяции входных сигналов по Q каналам, производить формирование группового сигнала частотно-уплотненных каналов.

Формула изобретения

Многоканальный цифровой интерполирующий фильтр для частотного уплотнения каналов, содержащий блок оперативной памяти, выход которого соединен с первым входом первого накапливающего .сумматора, умножитель, выход которого соединен с первым входом второго накапливающего сумматора, выход которого является первым выходом фильтра, блок синхронизации, первый, второй и третий выходы которого соединены соответственно с вторым входом второго накапливающего сумматора, вторым входом первого накапливающего сумматора и входом первого счетчика, первый, второй и третий выходы которого соединены соотзетстI венно с первым входом блока синхронизации, первым входом блока эле, ментов ИСКЛИЧАИЩЕЕ ИЛИ и объединенными первыми входами первого блока постоянной памяти и первого адресного сумматора, выход которого соединен с вторым входом блока элементов

15257

ИСКЛЮЧАЮЩЕЕ ИЛИ, выход которого соединен с первым входом блока оперативной памяти, счетчик выборки, вход которого объединен с третьим входом блока синхронизации и является входом задания режима работы фильтра, выход счетчика выборки соединен с вторым входом первого адресного сумматора, элемент ИЛИ, выход которого соединен с входом счетчика каналов, первый и второй выходы которого соединены соответственно с вторым входом блока оперативной памяти и входом второго счетчика, первый и второй выходы 15 которого соединены, соответственно с четвертым входом блока синхронизации и вторым входом первого блока постоянной памяти, выход которого соединен с первым входом умножителя, 2О четвертый выход блока синхронизации соединен с первым входом элемента

ИЛИ, второй вход которого является синхронизирующим входом фильтра, отличающийся тем, что, с целью расширения области применения фильтра за счет формирования выходного группового сигнала, в него. введены коммутатор, третий накапливающий сумматор, второй блок постоянной 30 памяти, блок памяти адреса, второй адресный сумматор, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ и элемент И, первый вход которого объединен с первым входом элемента ИСКЛЮЧАЮЩЕЕ ИЛИ и подключен к входу задания режима работы цифрового фильтра, второй вход элемента И объединен с первым входом блока памяти адреса и подключен к первому выхо16 10 ду счетчика каналов, выход элемента

И соединен с первым входом второго адресного сумматора и вторым входом элемента ИСИТЮЧАЮЩЕЕ ИЛИ, выход которого соединен с вторым. входом BTQ рого адресного сумматора, выход которого соединен с первым входом второго блока постоянной памяти..и вторым входом блока памяти адреса, выход и третий вход которого подключены соот" ветственно к третьему входу второго адресного сумматора и четвертому выходу блока синхронизации, пятый вход и пятый выход блока синхронизации подключены соответственно к синхронизирующему входу фильтра и первому входу коммутатора, выход которого сое динен с вторым входом умножителя, второй и третий входы коммутатора подключены к выходам. соответственно первого и второго накапливающих сумматоров, четвертый вход коммутатора является информационным входом фильтра, шестой выход блока синхронизации соединен с третьим входом блока оперативной памяти и первым: входом третьего накапливающего сумматора, второй вход которого объединен с четвертым входом блока оперативной памяти и подключен к выходу умножителя, выход третьего накапливающего сумматора является вторым выходом фильтра, седьмой выход блока синхронизации соединен с. третьим вхоДом первого блока постоянной памяти и вторым входом второго блока постоянной памяти, выход которого подключен к первому входу умножителя»

1525716

Составитель Н, Бочарова

Техред А.Кравчук

Редактор А. Огар

Корректор T. Малец

Заказ 7228/45 Тираж 668 Подписное

ННИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-издательский комбинат "Патент", r Ужгород, ул. Гагарина, 101