Устройство коррекции шкалы времени

Устройство коррекции шкалы времени

Иллюстрации

Показать все

Реферат

 

Изобретение относится к радиотехнике. Цель изобретения - повышение точности коррекции шкалы времени. Устройство содержит г-р 1, фазосдвигающий блок 2, делитель 3 частоты, преобразователь 4 кода коррекции, регистр 5 сдвига, формирователь 6 сигналов управления, эл-ты совпадения 7 и 11, счетчики 8 и 9, дефифратор 10, блок сравнения 12 кодов, эл-т ИЛИ 13,формирователь 14 одиночных импульсов и мультиплексор 15. Цель достигается введением мультиплексора 16, триггеров 17 и 18 и формирователя 19 одиночных импульсов, с помощью которых осуществляется формирование величины кодов грубой и точной коррекции шкалы времени. 1 ил.

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИН

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н А ВТОРСНОМЪГ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ НОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТНРЫТИЯМ

ПРИ ГННТ СССР

1 (21) 4358382/24-09 (22) 04.01.88 (46) 30. 11.89. Бюл. М 44 (72) A.Å.Òþëÿêîâ и А.Н.Судаков (53) 621.394,662(088.8! (56) Авторское свидетель тво СССР !

F 1307598, кл. H 04 L i/02, С ОА С 11/О", 1Ч86. (54) УСТРОЙСiBO КОРРЕКЦИИ ШКАПЫ BPEН:HM ! 7) Изобрег"-.ние относится к радиотехнике. Цель изобретения - повь шение точности коррекции шкалы времени.

Уст-ао содержит г-р 1, фазосдвигаю. ЯК 1525932 А (51) 4 Н 04 L 7/02, О 04 С 11/и;

2 щий блок 2, делитель 3 частоты, преобразователь 4 кода коррекции, регистр

5 сдвига, формирователь 6 сигналов управления, эл-ты совпадения 7 и 11, счетчики 8 и 9, дешифратор 10, блок сравнения 12 кодов, эл-т ИПИ !3, формирователь 14 одиночных импульсов и мультиплексоо 15. Цель достигает;я введением мультиплексора 16, триггеров 17 и 18 и формировагеля 19 одиночных импульсов, с помошью которых

ОсущесгR.ïéетс» формировани» величины кодов грубой и точной коррекции шкалы времени. 1 ил.

1525932

Изобретение относится к радиотехнике и приборостроению и может быть использовано в синхрониэирующих устройствах и хранителях времени для коррек5 ции шкалы времени.

Целью изобретения является повышение точности коррекции шкалы времени.

На чертеже приведена структурная схема устройства коррекции шкалы вре- 10 мени.

Устройство коррекции шкалы времени содержит генератор 1„ фазосдвигающий блок 2, делитель 3 частоты, преобразователь 4 кода коррекции, регистр 5 сдвига, формирователь 6 сигналов управления, первый элемент совпадения 7, первый и второй счетчики

8 и 9, дешифратор 10, второй элемент совпадения 11, блок 12 сравнения

20 кодов, элемент ИЛИ 13, формирователь

14 одиночных импульсов, первый и второй мультиплексоры 15 и 16, первый и второй триггеры 17 и 18, дополнительный формирователь 19 одиночных д импульсов.

Устройство коррекции шкалы времени работает следующим образом.

Генератор 1 является источником импульсов для запуска фазосдвигающего ЗО блока 2, который представляет собой делитель частоты с переменным коэффициентом деления. В исходном состоянии коэффициент деления блока 2 равен К, что определяется наличием на его втором управляющем входе "0".

Импульсы с выхода фазосдвигающего блока 2 поступают на вход делителя 3, который производит дальнейшее деление частоты входного сигнала, формируя 40 на выходах своих разрядов синхронную сетку частот и счет времени (например, секунд, минут, часов). Таким образам, делитель 3 осуществляет функцию Формирования и хранения шкалы вре-4> мени.

С выхода делителя 3 импульсные сигналы с периодом повторения, определяющим масштаб грубой коррекции, подаются на первый вход мультиплексора 15.

На второй вход мультиплексора 15 подаются импульсы с выхода фазосдвигающего блока 2, период повторения которых определяет масштаб точной коррекции.

В процессе работы из-эа отличия частоты генератора 1 от номинального

II значения (например, в результате старения" кварцевого резонатора) шкала времени, формируемая делителем 3, начинает отставать или опережать шкалу времени эталонных часов. Это требует проведения коррекции шкалы времени устройства с целью совмещения ее по времени со шкалой времени эталонных часов.

Для коррекции шкалы времени на командный вход устройства подается команда "коррекция" в виде "1" произвольной длительностью. Этот сигнал поступает на вход формирователя 14, на выходе которого формируется импульс определенной длительности, Импульс с выхода формирователя 14 через элемент ИЛИ 13 поступает на установочный вход первого счетчика 8 и сбрасывает его. При этом на выходе блока 12 появляется "1". Этот же импульс сбрасывает второй счетчик 9. При этом на выходе дешифратора 10 появляется "1", которая подается на второй вход второго элемента совпадения 11, поддерживая на его выходе "0". Импульс с выхода формирователя 14 поступает также на R-вход первого триггера 17 и íà S-вход второго триггера 18

"0" с выхода первого триггера 17 подается ча первый вход дополнительного формирователя 19, подготавливая его к работе. "1 с выхода второго триггера 18 подается на входы управления первым и вторым мультиплексором 15 и 16. При этом на выход первого мультиплексора 15 проходят импульсы с выхода делителя 3, а на выходы второго мультиплексора 16 — код с выходов старших — 1-1 разрядов регистра 5.

На информационный вход устройства подается последовательный N-разрядный код коррекции, имеющий следующую структуру: младший разряд — знак, следующие 1-1 разрядов - величина точной коррекции N,старшие N-1 разрядов - величина грубой коррекции N

Код подается старшими разрядами вперед на вход преобразователя 4 по двум линиям в виде прямого и инверсного кодов. На информационном выходе преобразователя 4 формируется прямой код коррекции, а на тактовом выходе тактовые импульсы сдвига. Код коррекции записывается в регистр 5. Одновременно второй счетчик 9 подсчитывает число тактовых импульсов сдвига, т.е. число разрядов кода коррекции, записанных в регистр 5. Как только в регистр 5 запишутся все N раз5 15?59 рядов кода, на выходе дешифратора 10

noRBJlRBTcA "Он 1 который поступает на второй (инверсный) вход второго элемента 11 совпадения.

I! I I

О, поступающий на второй вход

5 второго элемента 11 совпадения, вызывает появление на его выходе "1", так как на первом входе присутствует

"1" с выхода блока 12.

"1" с выхода второго элемента 11 совпадения подается на первый вход формирователя 6. После этого по заднему фронту импульса, поступающего на второй вход, на выходе формирователя 6 появляется сигнал управления в виде "1". Сигнал управления поступает на второй управляющий вход фазосдвигающего блока 2 и изменяет его коэффициент деления на К+1 в зависимости р0 от знака, поступающего на первый управляющий вход с выхода младшего разряда регистра 5. Одновременно сигнал управления открывает первый элемент совпадения 7. При этом импульсы с выхода первого мультиплексора 15 начинают проходить на счетный вход перcoro счетчика 8.

Изменение коэффициента деления фа- 0 зосдвигающего блока 2 на К+1 приводит к тому, что каждый импульс на выходе сдвигается в сторону отставания или опережения относительно импульсов на выходе блока 2 при исходном коэффи35 циенте деления. Это приводит к сдвигу шкалы времени, формируемой делителем 3. Первый счетчик 8 подсчитывает число импульсов, поступающих на его вход. Двоичный код с выходов его 40 разрядов поступает на первые входы блока 12, на вторые входы которого поступает двоичный код величины грубой коррекции с выходов второго мультиплексора 16. При совпадении кодов 4 на выходе блока 12 формируется перепад напряжения из состояния "1" в состояние "0". По этому перепаду переворачивается первый триггер 17. Логиче=кий "0" с выхода блока 12 запирает второй элемент совпадения 11, с выхода которого "0" поступает на первый вход формирователя 6. Формирователь 6 возвращается в исходное состояние, и логический "0" с его выхода восстанавливает исходный коэффициент деления фазосдвигающего блока 2 и запрещает прохождение сигналов через первый элемент совпадения 7.

32

11 11

1 с выхода первого триггера 17 поступает на первый вход дополнительного формирователя 19, на выходе которого выделяется второй импульс из последовательности, поступающей на его второй вход с выхода делителя 3 через первый мультиплексор 15. Этот, импульс поступает на R-вход второго триггера

18 и устанавливает его нулевое cocI1 11 тояние. 0 с выхода второго триггера

18 подается на управ.пяющие входы первого и второго мультиплексоров 15 и 16, при этом на выход первого мультиплексора 15 на инают прохолить импульсы с выхода блока 2, а на выходы второго мультиплексора 16 - на двоичный код точной коррекции с выходов млал1!!их разрядов регистра 5 за исключением первого разряда.

Импульс с выхода дополнительного формирователя 19 через элемент ИЛИ 13 подается на установочный вход первого счетчика 8 и сбрасывает его. На выходе блока 12 появляется "1", которая подается на первый вход второго элемента совпадения 11. На втором входе второго элемента совпаления 11 присутствует "0 с выхода дешифратора 10.

На выходе вторс го элемента совпадения

11 появляется "1, которая запускает формирователь 6. По заднему фронту второго импульса на втором входе формирователь 6 формирует на выходе сигнал управления в виде логической 1, который изменяет коэффиц!ент деления блока 2 на (К+1) в зав1!с1!мости от знака коррекции и разрешает прохождение импульсов, поступающих с выхода блока 2 через первый мультиплексор 15, на счетный вход первого счетчика 8 через первый элемент совпадения 7.

При совпадении кода, поступающего с выходов разрядов первого счетчика 8 на первый вход блока 12 с кодом точной коррекции, поступающим с выходов второго мультиплексора 16 на вторые входы, на выходе блока 12 появляется

I I I 1

0, который запирает второй элемент совпадения 11 ° "0" с выхода второго элемента совпадения 11 возвращает формирователь 6 B исходное состояние.

"0" с выхода формирователя 6 восстанавливает исходный коэффициент деления блока 2 и запрещает прохождение сигналов через первый элемент coen,lдения 7. Одновременно перепад напряжения из "1" в "0" с выхода блока

1525932

12 переворачивает первый триггер 17, на выходе которого появляется "0".

Величина сдвига шкалы времени, полученная в результате коррекции, равна (и,к,+и,), коэффициент деления делителя 3 от входа до выхода, соединенного с первым входом первого мультиплексора 15; величина грубой коррекции; величина точной коррекции; период повторения импульсов генератора 1.

К 1=+ Т где К, N

iq

Т формула изобретения

Составитель О.Мелькова

Редактор Н.Горват Техред М.Ходанич корректор И.Муска Заказ 7246/56 Тираж 626 Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-издательский комбинат Патент, г. Ужгород, ул. 1 aiарина,101

Устройство коррекции шкалы времени, содержащее последовательно соединенные генератор, фазосдвигающий блок, делитель частоты и первый мультиплексор, последовательно соединенные первый элемент совпадения, первый счетчик, блок сравнения кодов, второй элемент совпадения и формирователь сигналов управления, формирователь одиночных импульсов, элемент ИЛИ, последовательно гоединенные преобразователь и< п да коррекции, второй счетчик и дешифратор, а также регистр сдвига, к первому и второму входам которого подключены соответственно первый выход преобразователя кода коррекции и второй выход преобразователя кода i oppei .- 5 ции, объединенный со счетным входом второго счетчика, выход младшего разряда регистра сдвига подключен к первому управляющему входу фазосдвигающего

40 блока, к второму управляющему входу которого подключены объединенные первый вход первого элемента совпадения и выход формирователя сигналов управления к второму входу которого под3

45 ключены объединенные второй вход первого элемента совпадения и выход первого мультиплексора, к второму информационному входу которого подключен выход фазосдвигающего блока, выход де шифратора подключен к второму входу второго элемента совпадения, вход преобразователя кода коррекции является кодовым входом устройства, о т л ич а ю щ е е с я тем, что, с целью повышения точности коррекции шкалы времени, введены первый и второй триггеры, дополнительный формирователь одиночных импульсов и второй мультиплексор, к управляющему входу которо(-о подключены объединенные выход второго триггера и третий информационный вход первого мультиплексора, выход формирователя одиночных импульсов и дключен к объединенным первому входу элемента ИЛИ, установочным входам первого и второго триггеров и установочным входам второго счетчика, выход первого триггера через дополнительный формирователь одиночных импульсов подключен к объединенным счетному вход ( второго триггера и нт >рому вход элеме, та ИЛИ, выход когорого п.зд од, первого тоигг -. ра подключен к выходу блока сравнения кодов, к первой и второй гр, план информационных входон в.:=р:-о мультиплексора подключены соотве|стненно первая и вторая гр„ппы выходом регин ра сдвига, выходы второго мультиплек-".îðà подключены к второй группе нхо— дов блока сравнения кодов, вход фо0миоователя одиночных импульсов является командным входом устройства, нтс рой вход дополнительногo формиронател» одиночных импульсов подключе, к второ му входу формирователя сиги лов управления.