Устройство для приема сигналов с частотно-фазовой манипуляцией

Устройство для приема сигналов с частотно-фазовой манипуляцией

Иллюстрации

Показать все

Реферат

 

Изобретение относится к радиотехнике и может использоваться для совершенствования высокоскоростных систем передачи дискретных сообщений. Цель изобретения - повышение помехоустойчивости приема неортогональных сигналов с большой кратностью цифровой модуляции их частот в частотном подканале. Для достижения цели в устройство введены два умножителя 6, 7 частоты, делитель 8 частоты и блок 9 задержки. Путем искусственной ортогонализации ЧФМ-сигналов в частотном подканале вследствие увеличения эвклидовых расстояний между соседними информационными значениями мгновенной средней частоты повышается помехоустойчивость устройством по сравнению с прототипом. 1 ил.

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИН д1) 1 Н 04 1. 27!22

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ НОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТНРЦТИЯМ

ПРИ ГКНТ СССР

1 (21) 4253n83/24-09 (22) 13.07.87 (46) 30.11.89. Бюл. N 44 (72) M A.Иванов, Б.А.Литвинов и И. И, С ватовскии (53) 621.394.62 (088.8) (56) Авторское свидетельство СССР

1345370, кл. Н 04 1. -"7/22, 1986. (94) УСТРОЙСТВО ДЛЯ ПРИЕМА СИГНАЛОВ

С ЧАСТОТНО-ФАЗОВОЙ МАНИПУЛЯЦИЕЙ (97, Изобретение относится к радиотехнике и может использоваться для совершенствования высокоскоростных. систем передачи дискретных cooGu;åíèé.

„„SU„„1525937 А 1

Цель изобретения — повышение помехоустойчивости приема неортогональных сигналов с большой кратностью цифровой модуляции их частот в частотном подканале. Для достижения цели в устр-еп введены два умножителя 6,7 частоты, делитель 8 частоты и блок 9 задержки. Путем искусственной ор огонализации ЧФН-сигналов в частотном r:îäêàíàëе вследствие увеличения эгклидовых расстояний .; жду соседними информационными значениямv1 мгновенной средней частоты повышается помехоустойчивость устройсТВоМ по сравнению с прототипом ° 1 ил.

1525937

Изобретение относится к радиотехнике, в частности к радиосистемам передачи цифровой информации, и может использоваться для совершенство5 вания высокоскоростных систем передачи дискретных сообщений.

Цель изобретения - повышение помехоустойчивости прие<ча неортогональных сигналов с большой кратностью цифровой модуляции их частот в частотном подканале.

На чертеже изображена структурная электрическая схема предлагаемого устройства.

f5

Устройство содержит частотный детектор 1, первый интегратор 2, первый аналого-цифровой преобразователь 3, второй ключ 4, второй генерагор 5 частот, первый, второй умножители 6,7 частоты, делитель 8 частот, второй блок 9 задержки, смеситель 10, блок 11 выделения несущей, первый генератор 12 частот, первый ключ 13, первый блок 14 задержки, фазовый детектор 15, второй интегратор 16, второй аналого-цифровой преобразователь 17.

Устройство работает следующим образом °

На вход предлагаемого устройства поступает сигнал, который описывается математической формулой следующего вида: 1

S< (t)=Acos(Qît+Jdu(t)d t+dq>(t)j 1 35 о где А — амплитуда огибающей принимаемого сигнала S,(t);

У, — круговая частота несущего сигнала S,(c);

663(t) - закон изменения мгновенной средней частоты принимаемого сигнала S <(t);

d4>(t) - закон изменения начальной фазы принимаемого сигнала S,(t) °

Данный сигнал поступает на вход

15 умножителя 6 частоты, на выходе которого формируется колебание, которое можно представить в следующем виде:

sq(t>=д и

hq(t>)), (2) где 1 — числовой коэффициент умноже< ния частоты первого умножителя частоты;

55 числовой коэффи циент, хара ктеризующий потери сигнала при прохождении его через первый умножитель частоты.

С выхода первого умножителя 6 колебания поступают на вход частотного детектора 1, на выходе которого формируется изменяющееся напряжение, величина которого определяется функцией от мгновенной разности j --й средней частоты 1.<,(д, (где jr(1,m)) сигнала

S (t) и частоты 1,Яц„ подстройки частотного детектора;

u =У (> (ucj (3) где >> () - априорно известная линейная функция зависимости изменяюцегося напряжения от мгновенной разности

j-й средней частоты 1,(), сигнала S<(t) и частоты

)<У,„ подстройки частотного детектора.

Изменяющееся напряжение U< интегрируется эа тактовый интервал Т „„ интегратором 2 и поступает на вход аналого-цифрового преобразователя 3, который преобразует напряжение Uz,-= тнн — U (t )dt в код (последовательо ность бинарных импульсов), соответствующий мгновенной средней частоте сигнала S<(t ), принимаемого на данном такте элемента. /<анный код поступает на управляющий вход ключа 13 и управляющий вход второго ключа 4, который под его воздействием производит коммутацию соответствующего сигнального входа на свой выход. При этом с выхода аналого-цифрового преобразователя

3 (выход частотного подканала) в виде двоичного кода выдается последователь>- ность бинарных импульсов, отражающая информацию об изменении мгновенной средней частоты принимаемого предла-. гаемым устройством сигнала $<(t ), на первый выход предлагаемого устройства для приема сигналов с ЧФМ. Таким образом, путем искусственной ортоганализации ЧФМ-сигналов в частотном подканале вследствие увеличения эвклидовых расстояний между соседними информационными значениями мгновенной средней частоты принимаемых предлагаемым устройством ЧФ1 -сигналов повышается (по сравнению с прототипом) помехоустойчивость приема неортогональных ЧФМ-сигналов с большой кратностью цифровой модуляции их частоты в частотном подканале.

Сигнал Sz(t ) с выхода умножителя 6, кроме того, поступает на вход умножи1525937 6 теля 7. На выходе умножителя 7 полу- несущей поступает на вход генератора чаем, таким образом сигнал со снятой

) ал со снятой 12 частот, который одновременно Фс>рФазовой манипуляции за счет того что .мирует на своих 1 х выходах равномощпроизведение начальной фазы dg(t) при- ные высокостабильные монохроматичеснимаемого предлагаемым устройством кие колеба S; () кие коле ания т,(с ) с различными знв сигнала S,(t) и коэффициентов умно- чениями несущих (центральных) частот жителей 6,7 частоты равно 1, 1 d(p(t )= (O;), равных информационным значениям или кратно 2i) × ))l)(t ). Сигнал

2,96)„ (). Сигнал, полу- мгновенной средней частоты Г у, 11 причаемый с выхода умножителя 7 частоты

„, при

7 частоты, 0 нимаемых предлагаемым устройством сигможно представить математической фор- налов S (t). К аждыи из m сигналов мулой следующего вида:

t Ы-1 (t ), поступающих с j-го выхода щ() 1 (l l l <)l генератора 12 только на один отделив ный сигнальный вход ключа 13, в соот2 dU()В "„ . 1 g- - 15 ветствии с кодом сигнала, поступающе(4) го на управляющий вход ключа 13 с выгде 2 - числовой коэффициент, харак- хода аналого-цифрового преобраэоватетеризующий потери сигнала при прохождении его через С выхода ключа 13 сигнал S < (t ) повторой умножитель частоты. 2(, ступает на первый вход Фазового деВыходной сигнал S>(t ) с выхода ум- тектора 15, на второй вход которого ножителя 7 поступает на вход делителя поступает задержанный в блоке 14 на

8 частоты, коэффициент деления кото- один такт ЧФН-сигнал S,(t ) с 1-й рого равен L. На выхо е елителя 8 од делителя 8 информационной мгновенной средней частоты получаем сигнал, который мож- 25 частотой, сигнал S, (t ), j col,ãl).

На выходе фазового детектора 15 Фор(1 г т ) миРУетсл иаменаююеесл талРЯЯение, о (5) величина которого является априорно где — числовой коэффициент, хаизвестной линейной Функцией от Разносрактеризующий потери сигнала 30 ти начальных фаэ эадеРжаннсго в блопри прохождении его через ке задержки принимаемого предлвгаеделитель частоты. мым устройством сигнала Ь, (l ), 1, и

Задержанный в блоке j на один такт опорно " S 7, t )

Ч >og l- on) ° (6 ) вход смесителя 10 а на другой вход

35 ,„ч .) смесителя 10 поступает через ключ 4 ИзменЯющеесЯ напРЯжение U,. èíòåãÐèÐÓс j-ro выхода генератора 5 частот ется на тактовый интервал T „eòîðllì сигнал со значениями частоты, равной интегратором .16 и поступает н;: вход разности значений мгновенных средних а алого-цифрового преобразователя 17, частот (И 11 принимаемых предлагаемым котоРый пРеобРазУет данное напРЯжение

С) 40 1 НН устройством сигналов S< (t ) и частоты 1 (ь )dt в код (последовательн, д,„, используемои для когерентной нат стройки опорного генерато а в блоке 11 ность бинаРных импульсов), соответсты ния н щ и (u (Q -> ), вующий начальной Фазе пРинятого сигнаP)

) (Я,„-Q,„)), где j E (1, п . ла Sl(t) на данном такте элемента.

При этом с выхода аналого-цифрового аким образом на выходе смесител3 преобраэователЯ 17 (BblxoA Фаэо о" о

10 формируется сигнал с постоянной подканала) в виде двоичного кода вь несущей (центральной) частотой 1 ДаетсЯ послеДовательность бинар "ых

0)) ) который поступает затем на вход бло- 5р импУльсов, отРажающаЯ инфоРмацию ка 11 вы„еления несущей. Блок 11 вы- об изменении начальной фазы принимаеделения несущей по поступающему на мого предлагаемым устройством сигнала

его вход сигналу производит когерент-,(с), на втоРой выхоД преДлагаемого ную фазовую автоподстройку сигнала устройства для приема сигналов опорного генератора в блоке 11 выде- .-с "фг"

55 ( ления несущей. Когерентный принятому Ф о р м у л а и з о б р е т е н и я элементу сигнала S,(t ) сигнал с несущей (центральной) частотой Оо) опор- Устройство для приема сигналов ного генератора блока 11 выделения с частотно-фаэовой манипуляцией, г

1525937

Составитель Н.Лазарева

Редактор А.Маковская Техред М.Ходанич Корректор Л.Патай

Заказ 7246/56 Тираж 626 Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, W-35, Раушская наб., д. 4/5

Производственно-издательский комбинат Патент", r. Ужгород, ул. Гагарина, 1 1 содержащее последовательно соединенные частотный детектор, первый интегратор и первый аналого-цифровой преобразователь, выход которого является первым выходом устройства, поS следовательно соединенные смеситель, блок выделения несущей и первый генератор частот, выходы которого соединены с входами первого ключа, выход первого аналого-цифрового преобразователя соединен с одним входом второго генератора частот, вторые входы которого соединены с выходами второго ключа, вход которого соединен с выходом блока выделения несущей, последовательно соединенные первый блок задержки, фазовый детектор, второй интегратор и второй аналогоцифровой преобразователь, выход кото- 2п рого является вторым выходом устройства, вход первого блока задержки является входом устройства, выход первого аналого-цифрового преобразователя соединен с соответствующим входом первого ключа, выход которого соединен с другим входом фазового детектора, выход второго ключа соединен с первым входом смесителя, о т л и ч а ю щ е е с ÿ тем, что, с целью повышения помехоустойчивости приема неортогональных сигналов с большой кратностью цифровой модуляции их частот в частотном подканале, введены последовательно соединенные первый умножитель частоты, второй умножитель частоты, делитель частоты и второй блок задержки, причем вход первого умножителя частоты соединен с входом первого блока задержки, а его выход с входом частотного детектора, выход второго блока задержки соединен с вто рым входом смесителя.