Устройство для вычисления обратной величины

Устройство для вычисления обратной величины

Иллюстрации

Показать все

Реферат

 

Изобретение относится к вычислительной технике и может быть использовано при построении быстродействующих процессоров цифровой обработки сигналов и арифметических устройств цифровых и комбинированных вычислительных машин. Цель изобретения - сокращение аппаратурных затрат. Устройство содержит регистр 1 аргумента, матричный умножитель 2, две группы элементов НЕ 3, 6, комбинационный 4 и накапливающий 7 сумматоры, элемент задержки 13, генератор 8 и формирователь 14 импульсов. Сокращения аппаратурных затрат позволило повысить надежность устройства. 2 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИН

2 А1 (19) (ll) (Su4 0 06 F 7 52

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТНРЫТИЯМ

ПРИ ГКНТ СССР

1 (21 ) 4360957/24-?4 (22) 07.01,88 (46) 07 ° 12,89. Бюл. М 45 (71) Институт кибернетики им, В,M.Ãëó(t(êoâà (72) В.К.Велик (53) 681.325 (088 ° 8) (56) Авторское свидетельство СССР

У 1335985, кл. Г 06 F 7/52, 1986.

Авторское свидетельство СССР

1465882, кл. G 06 F 7/52, 18.08 ° 86, (54) УСТРОЙСТВО ДЛЯ ВЫЧИСЛЕНИЯ ОБРАТНОЙ ВЕЛИЧИНЫ (57) Изобретение относится к вычис2 лительной технике и может быть использовано при построении быстродействующих процессоров цифровой обработки сигналов и арифметических устройств цифровых и комбинированных вычислительных машин ° Цель изобретения — сокращение аппаратурных затрат ° Устройство содержит регистр

1 аргумента, матричный умножитель 2, две группы элементов HF. 3, 6, комбинационный 4 и накапливающий 7 сумматоры, элемент задержки 13, генератор

8 и формирователь 14 импульсов.Сокращение аппаратурных затрат позволило повысить надежность устройства ° 2 ил, 1 27632

И-»обретение относится к вычислительной технике и может быть использовано при построении быстродейстну»ящих процессоров »п.ерово»» обработки

5 сиги алов и а рифме тическ их устройств цифровых и комбинированных вычислительных машин, Целью изобретения является сокращение аппаратурных затрат, 10

На фиг.1 показана структурная схема устройства; H;l фиг,2 — временные диаграммы работы у тройства °

Устройство для вычисления o6ðàòíoé

15 величины содержит регистр 1 аргумента, матричный умножитель 2, первую группу 3 элементов НЕ, комбинационньп» сумматор, элемент И 5, вторую группу б элементов HF,, накапливающий сумматор 7, генератор 8 импульсов, 20 вход 9 синхронизации устройства,информационные входы 10 и выходы 11 устройства, шину 12 логической единицы устройства, элемент 13 задержки и формирователь 14 импульсов °

Устройство работает следующим образом, При по"туплении импульсного сигнала на вход синхронизации устройст- 30 на г»о перецнему фронту импульса сбрасынае гся н нулевое с >стоян»»е накяпливающ» и сумматор 7 г» сигналы кода арI гумента — — х 1 с информационных

2 35 входов 10 передаются на выходы регистра 1, Г выходов регистра 1 сигналы кода х поступают на входы первого сомножителя матричного умножителя 2 °

Кроме. того, сигналы с выходов регистра 1, кроме одного, соответствующего старшему р.".зряду, поступают на входы группы. 3 злементон HF.. Прямой сигнал с выхода ст pmего разряда регистра 1

45 и инне ртирон явные сигналы с выходов группь» 3 элементов НЕ поступают со сдвигом на один разряд в сторону старших разрядон на входы первого слагаемого соответст» у! »»х разрядов. к»»мбиияционного cóììàòoðà 4. С учетом того, что выход старп»его разряда регистра

1 соединен с входами переноса и млад»»»его разряда дробной части числа сумматора 4, ня входах первого слягяемого сумматора 4 образуется код у„

3 — 2х ---, являющийся начальным

X приближением обратной величины (фиг,2 .

Тяк кяк прежде сумматор 7 сброшен в нулевое состояние, то на входе второго слагаемого сумматора 4 тоже нулевой код и поэтому сигналы кода у, появляются на выходе сумматора 4, откуда они поступают на входы второ (— 1 ) к — х (у — ††) = 1 + (1-х) +. ° .+

1 х

k k+»

+ (1-х) + (1-x) у который при /1-x/(1 сводится теоретически к сумме геометрической прогрессии

k aq

k=O

1- 1-х

1-q где а = 1, q = (1-х), а практически

1 к значению — — с точностью младшех го и-го разряда °

По завершении итерационного процесса на информационных выходах 11 устройства устанавливается код, соответствующий значению обратной вели-! чины ---- ° х

По первому импульсу генератора 8 после поступления сигналов кода второго из сомножителей на входы умножителя 2 на его выходе появляются сигналы кода результата умножения х ",. Вследствие того, что сигналы с ныходов умножителя 2, соответствующие дробной части числа, поступают инвертированными после преобразования н группе 6 элементов HF. на входы соответствующих разрядов сумматора 7, нходы пе>еноса и младшего разряда целой части числа которого соединены с шиной 12 логической единиць», то на входах сумматора 7 образуется код (ху, — 1), который с помощью синхроимпульса, задержанного на время в элементе 13 задержки относительно импульса генератора 8,поступающего с выхода формиронателя 14 ня вход синхронизации сумматора 7, ro г омпожителя матрично го умножителя 2.

Вследствие поступления последовательности импульсов с выходов генератора Я на входы синхронизации умножите. я 2 и сумматора 7 в блоках 2, 4 и

7 ;»оз.»икает дискретнь»»» итерационный процесс н соответствии с уравнением

27632

5 15 появляется на выходах сумматора 7, откуда он тут же поступает на входы второго слагаемого сумматора 4, на выходе которого образуется код раз— ности у, = у — (ху — 1), сигналы которого в качестве нового (первого) приближения поступают на входы второго сомножителя умножителя 2, и итерационный процесс описанным образом повторяется для этого значения у и т,д.

Итерационный процесс с дискретностью поступления импульсов от генератора 8, которая должна быть не меньше времени умножения в умножителе 2, продолжается до тех пор,пока на входах сумматора не установится нулевой код, что соответствует коду

1,00. ° ° 0 на выходе умножителя 2 или достижению равенства xv 1 + О

"к

1 1 или у = — — + — -О где

"к х х Ф

=(0A1 ) Формула изобретения

Устройство для вычисления обратной величины, содержащее регистр аргумента, матричный умножитель, элемент И, комбинационный и накапливающий сумматоры, причем информационные входы устройства соединены с входами соответствующих разрядов регистра аргумента, выходы разрядов которого соединены с входами первого сомножителя матричного умножителя, выходы накапливающего сумматора соединены соответственно с входами разрядов первого слагаемого комбинационного сумматора, выходы которого соединены с информационными выходами устройства и входами второго сомножителя матричного

40 умножителя, о тл ич а ющ е е с я тем, что, с целью сокращения аппаратурных затрат, в него введены генератор импульсов, две группы элементов

НЕ, элемент задержки и формирователь импульсов, причем синхронизирующий вход устройства соединен с входом сброса накапливающего сумматора и входом стробирования регистра аргумента, выходы разрядов которого,кроме выхода старшего разряда,соединены с входами элементов НЕ первой группы, выходы которых и выход старшего разряда регистра аргумента соединены со сдвигом на один разряд в сторону старших разрядов с входами соответствующих разрядов второго слагаемого комбинационного сумматора, входы переноса и младшего разряда которого соединены с выходом старшего разряда регистра аргумента, инверсный выход младшего разряда целой части числа и выход переноса комбинационного сумматора соединены соответственно с первым и вторым входами элемента И, выход которого соединен с информационным выходом старшего разряда целой части числа устройства, выход генератора импульсов соединен с входом синхронизации матричного умножителя и входом элемента задержки, выход которого соединен с входом формирователя импульсов, выход которого соединен с входом синхронизации накапливающего сумматора, выходы матричного умножителя соединены соответственно с входами элементов НЕ второй группы, выходы которых соединены с входами соответствукнцих разрядов накапливающего сумматора, входы переноса и младшего разряда которого соединены с шиной логической единицы устройства, 1527632

Ovz. 2

Составитель F.,Ìóð з ина

Техред Л.Сердюкова Корректор R,Кабаций

Редактор В,Петраш

Заказ 7511/53 Тираж 668 Подписное

ВНИИПИ Государственного комитета па изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-издательский комбинат "Патент", г. Ужгород, ул. Гагарина, 101