Дельта-сигма-кодер

Дельта-сигма-кодер

Иллюстрации

Показать все

Реферат

 

Изобретение относится к вычислительной технике и технике связи. Его использование в цифровых системах связи, измерений, телемеханики позволяет повысить точность кодирования входного сигнала. Дельта-сигма-кодер содержит вычитатель 1, сумматор 2, источник 3 опорного напряжения, дискретизатор 9, компараторы 10, 11 и интеграторы 13, 14. Благодаря введению элементов И 4, 5, элементов НЕ 6, 7, элемента ИЛИ 8, компаратора 12 и выполнению каждого из интеграторов 13, 14 на счетчике 15 импульсов и цифроаналоговом преобразователе 16 точность кодирования определяется разрядностью счетчиков 15 и преобразователей 16. 2 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

А1 (i9) SU(I() (511 4 Н 03 М 3/G2

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К А BTOPCHOMV СВИДЕТЕЛЬСТВУ и®

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТНРЫТИЯМ

ПРИ ГКНТ СССР

1 (21) 4374835/24-24 (22) 02.02.88 (46) 07.12.89. Бюл.9 45 (7l) Рижский политехнический институт им. А.Я.Пельше (72) Ю.Б.Яненко, Г.Н.Котович и К.С.Комаров ($3) 621.376.56(088.8)

1 (56) Стил Р, Принципы дельта-модуляции. — М.: Связь, 1979, с.29, рис.1.10.

Авторское свидетельство СССР

Ф 1451866, кл. Н 03 М 3/02, 1987. (54) ДЕЛЬТА-СИГМА-КОДЕР (57) Изобретение относится к вычислительной технике и технике связи.

Еro использование в цифровых системах связи, измерений, телемехаяикн позволяет повысить точность кодирования входного сигнала, Дельта-сигма-кодер содержит вычитатель 1, сумматор 2, источник 3 опорного напряжения, дискретизатор 9, компараторы 10, 11 и интеграторы 13, 14. Благодаря введению элементов И 4, 5, элементов HE 6, 7, элемента ИЛИ 8, компаратора 12 и выполнению каждого из интеграторов

13, 14 на счетчике 15 импульсов и цифроаналоговом преобразователе 16 точность кодирования определяется разрядностью счетчиков 15 и преобразователей 16. 2 ил.

1527712

Изобретение относится к вычислительной технике и технике связи и может быть использовано в цифровых системах связи, измерений, телемеханики.

Цель изобретения — повышение точности кодирования входного сигнала.

На Фиг,1 приведена функциональная схема дельта-сигма-кодера; на фиг.2 — ip временные диаграммы его работы.

Дельт;.-:-сигма-кодер содержит вычитатель 1, сумматор 2, источник 3 опорного напряжения, 1ервый и второй элемента И 4 и 5 и первый 15 и второй элементы НЕ 6 и 7, элемент

И1И 8, дискретиз атор 9, первый третий компараторы 10 — 12 и первый и второй интеграторы 13 и 14, каждый иэ которых включает в себя счетчик 2р

15 импульсов и цифроаналоговый преоб- разователь (ЦАП) 16. На фиг.1 обозначены информационный и тактовый входы 17 и 18.

Дельта-сигма-кодер работает сле-, 25 дующим образом.

На вход 18 приходят тактовые импульсы (фиг.2а), входной сигнал

X(t) поступает с входа 17 на вычитатель l и сумматор 2, которые предназ- 3р начены цля формирования размера шага, первого 16.1 и второго 16.2 ЦАП соответственноо (фиг.2б). В зависимости от величины входного напряжения на комлараторе 10 на его выходе вырабатывается сигнал (фиг.2в), а на выходе второго элемента НЕ 7 — инверсный сигнал (фиг.2г), которые дискретизируются во времени первым и вторым эле ментами И 4 и 5 и далее, в противо- 40 фазе, управляют первым 15.1 и вторым

15.2 счетчиками. ,Пля удобства рассмотрения предположим, что на вход 17 кодера поступает полол ительное напряжение X(t), нахо- 45 дящееся в пределах 0 C X(t) (V и не изменяющееся во времени. В этом случае сигнал на выходе первого ЦАП 16.1 меньше сигнала на выходе второго

ЦАП 16.2 и на выходе Компаратора 10 появляется логическая "1", которая в момент прихода стробирующего импульса изменяет текущее состояние первого ЦАП 16.1 на единицу. В случае, если напряжение на выходе первого ЦАП

16,1 по-прежнему меньше напряжения

I на выходе второго ЦАП 16,2, компаратор 10 остается в том же состоянии.

В противном случае на выходе компаратора 1О появляется "О, который далее инвертируется элементом НЕ 7 и через второй элемент И 5 изменяет с стояние второго счетчика 15. 2 и второго ЦАП 16 ° 2.

Таким образом осуществляется отсчет шагов на выходе первого

ЦАП 16.1, размер которых пропорционален разности V — Х(), относительно шагов на выходе второго ЦАП 16.2, размер которых пропорционален сумме V +

+ X(t) с тем же коэффициентом пропорциональности, причем остаток от каждого предыдущего отсчета переносится на следующий отсчет. Непрерывность отслеживания определяется разрядностью первого и второго ЦАП 16, т.е. временем прохождения полного цикла от начала счета до. сброса.

Второй 11 и третий 12 компараторы, элемент ИЛИ 8 и первый элемент НЕ 6 служат для формирования сигнала сброса (фиг.2д), который вырабатывается в случае, когда сигнал одного из ЦАП

16 превысит соответствующий опорный уровень для первого ЦАП 16.1 V — - X(t) или для второго ЦАП 16.2 V + X(t) °

При этом не происходит разрыв текущей пачки, что могло бы привести к дополнительной ошибке преобразования.

Дискретизатор 9 служит для формиро вания выходной цифровой последовательности кодера (фиг.2е).

Таким образом происходит преобразование аналогового напряжения в цифровой вид. Функции интеграторов 13 и 14 выполняют соответственно первые счетчик 15.1 и ЦАП 16.1 и вторые счетчик

15.2 и ЦАП 16.2. Следовательно, точность преобразования целиком определяется разрядностью счетчиков 15 и

БЗП 16. Для простоты рассмотрения на временных диаграммах (фиг.2) проиллюстрированы варианты с четырехразрядными счетчиками 15 и ЦАП 16.

Практически достаточно высокие качественные характеристики достигаются при применении 8-12 и более разрядных ЦАП.

Фо рмул а из о б р е т е н и я

Дельта-сигма-кодер, содержащий вычислитель, источник опорного напряжения, выход которого соединен с первым входом сумматора, первый интегратор, выход которого подключен к первому входу первого компаратора, ) 2 6 омпаратора и опорным входом первого фроаналогового преобразователя, ыход сумматора подключен к второму ходу второго компаратора и опорному ходу второго цифроаналогового преобазователя, выход которого соединен вторыми входами первого и третьего омпараторов, выходы второго и третьго компараторов подключены к первои второму входам элемента ИЛИ, ыход которого соединен с входами обгуления первого и второго счетчиков мпульсов и входом первого элемента

3Е, выход которого подключен к установочным входам счетчиков импульсов, первые входы первого и второго элементов И объединены и подключены к тактовому входу кодера, второй вход первого элемента И и вход второго эле-мента НЕ объединены и подключены к выходу первого компаратора, выход второго элемента НЕ соединен с вторым входом второго элемента И, выходы первого и второго элементов И подключены к счетным входам одноименных

"четчиков импульсов.

15277 выход которого соединен с информа- к ционным входом дискретизатора, второй ци интегратор и второй компаратор, так- в товый вход и выход дискретизатора в являются соответственно тактовым вхо- в дом и выходом кодера, о т л и ч а P ю шийся тем,что, с целью повыщения с точности кодирования входного сигнала, к в кодер введены третий компаратор, о е элемент ИЛИ, элементы И, элементы му

НЕ, а каждый интегратор выполнен на в одноименных цифроаналоговом преобразователе и счетчике импульсов, вы- и ходы которого соединены с информа- 5 i ционными входами одноименного цифроаналогового преобразователя, выход первого цифроаналогового преобразователя является выходом первого интегратора, второй вход сумматора объединен с первым входом вычитателя и является информационным входом кодера, второй вход вычитателя подключен к выходу источника опорного напряжения, первый вход второго компаратора подклю-25 чен к выходу первого цифроаналогового преобразователя, выход вычитателя соединен с первым входом третьего

Фи. 2