Устройство для измерения динамической погрешности аналого- цифровых преобразователей

Устройство для измерения динамической погрешности аналого- цифровых преобразователей

Иллюстрации

Показать все

Реферат

 

Изобретение может быть использовано в измерительных системах для метрологической аттестации быстродействующих и высокоточных аналого-цифровых преобразователей (АЦП) в динамическом режиме. Повышение достоверности контроля достигается за счет введения в устройство, содержащее генератор 1 эталонного сигнала, генератор 6 синхроимпульсов, блок 5 управления, вычислительный блок 10, блок 9 памяти, блок 8 адресации и блок 7 блокировки, новых блоков, что позволило обеспечить условия аттестации, адекватные реальным условиям эксплуатации АЦП, при условии фильтрации цифровых отсчетов, соответствующих значениям испытательного сигнала за пределами динамического диапазона АЦП. 1 з.п. ф-лы, 4 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (51)4 Н 03 М 1/10

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К А ВТОРСКОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТ8ЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР

1 (21) 4288761/24-24 (22) 22.07.87 (46) 15.12.89. Бюл. У 46 (71) Институт электроники и вычислительной техники АН ЛатвССР (72) Г.И.Готлиб, В,Я.Загурский, И,Я.Зарумба и Н.Я.Семенова (53) 681.325(088,8) (56) Авторское свидетельство СССР

У 1302431, кл. Н 03 М 1/10, 1987.

Авторское свидетельство СССР

И 991600, кл. Н 03 M 1/10, 1981. (54) УСТРОЙСТВО ДЛЯ ИЗМЕРЕНИЯ ДИНАМИЧЕСКОЙ ПОГРЕШНОСТИ АНАЛОГОЦИФРОВЫХ

ПРЕОБР АЗОВАТЕЛЕЙ (57) Изобретение может быть использовано в измерительных системах для

„„80„„1529453 А1

2 метрологической аттестации быстродействующих и высокочастотных аналогоцифровых преобразователей (АЦП) в динамическом режиме. Повышение достоверности контроля достигается за счет введения в устройство, содержащее генератор I эталонного сигнала, генератор 6 синхроимпульсов, блок 5 управления, вычислительный блок 10, блок 9 памяти, блок 8 адресации и блок 7 блокировки, новых блоков, что позволило обеспечить условия аттестации, адекгатные реальным условиям эксплуатации АЦП, при условии фильтрации цифровых отсчетов, соответствующих значениям испытательного сигнала за пределами динамического диапазона АЦП. 2 з.п.ф-лы, 4 ил.

1529453

Изобретение относится к цифровой измерительной технике и может быть использовано для измерения динамической погрешности быстродействующих и

5 высокочастотных аналого-цифровых преобр азователей (АЦП) в измерительных системах, их метрологической аттестации в динамическом режиме.

Цель изобретения - повышение достоверности контроля.

На фиг,l приведена функциональная схема устройства для измерения динамической погрешности аналого-цифровых преобразователей; на фиг.2 — вре- 15 менные диаграммы, иллюстрирующие работу устройства; на фиг.З вЂ” функциональная схема варианта реализации блока управления; на фиг.4 — то же, блока блокировки, 20

Устройство (фиг,1) содержит генератор 1 псевдослучайного сигнала, выходная шина 2 которого является первой выходной шиной устройства, к которой подключается. выход испытуемо- 25

ro АЦП 3, выходную шину 4 устройства, являющуюся шиной "Пуск", а также блок 5 управления, генератор 6 синхроимпульсов, блок 7 блокировки, блок 8 адресации1 блок 9 памяти, вычислительный блок 10, выходные шины 11 и 12 устройства.

Кроме того, на фиг,l обозначены вход 13 блока 5 управления, вьмоды 14 и 15 блока 5 управления, вьжод 16 блока 7 блокировки, выходы В и Н ге35 нератора 1 псевдослучайного сигнала.

Блок 5 управления (фиг. 3) с одержит три одновибратора 17-19, элемент И 20, триггер 21, Блок 7 блокировки (фиг.4) содержит элемент ИЛИ 22, D-триггер 23, элемент И-НЕ 24 и инвертор 25.

На фиг.2 показаны: А — линейно изменяющийся испытательный сигнал, 45 подаваемый на вход испытуемого

АЦП; U, Uö -верхняя и нижняя соответственно границы диапазона преобразования испытуемого АЦП 3; 13 — импульсы на выходе генератора 6 синхроимпульсов, обеспечив ающие э апуск испытуемого АЦП 3; t; i = 2,1,0...— моменты достижения сигналом А границ и U» gt — период запуска испытуемого АЦП 3; обозначены вре55 менные интервалы: Т, — обнуление блока 9 памяти Т вЂ” сбор данных с испы° а1 туемого АЦП 3; Т вЂ” индикация полученных результатов; L = ф (U) — из— ч р .:; я в:нтующал характеристика испытуемого АЦП 3;  — импульсы с выхода генератора 1 псевдослучайного сигнала при достижении сигналом А границы диапазона U ; Н вЂ” импульсы с выхода Н генератора 1 псевдослучайного ситнала при достижении сигналом А границы диапазона U - 6,— моменты запуска АЦП 3, отстоящие один от другого на pt; 4, 14-16 — сигналы на одноименных выходах блока 5 управления и блока 7 блокировки, Длительности выходных импульсов одновибраторов 17 и 19 равны между собой и определяют длительности временных интервалов Т обнуления и Т

1 3 считывания. Эти длительности должны превышать время перебора всех адресов блока 9 памяти при данной частоте генератора 6 синхроимпульсов. Длительность выходного импульса одновибратора 18 равна временному интервалу

Т сбора данных, выбор которого описан выше, Устройство работает следующим образом.

В исходном состоянии на выходе генератора 1 псевдослучайного сигнала (фиг.1) формируется сигнал А. Сигнал А повторяется циклически с периодом T> — интервалом времени накопления данных. Длина периода првторения задается и зависит от допустимой ошибки измерения динамической погрешности АЦП. Пусть допустимая ошибка измерения составляет величину Е от разрешающей способности (U /2 ) испыА туемого АЦП. Тогда за время сбора,,: данных

Т (9 2 ас)/Е на основании теоремы Муавра-Лапласа, будет определена динамическая погрешность АЦП с ошибкой, не превосходящей Е, с доверительной вероятностью

99,73Х Так, для 12-разрядного АЦП с временем преобразования Дй 1 мкс и допустимой ошибкой Е 0,1 от величины мпадшепо значащего раэрядадлительность временного интервала Т будет 4 с.

Обнуление блока 9 памяти предшествует сбору данных и реализуется на интервале Т, тем, что на вход записисчитывания блока 9 памяти поступает сигнал эаписи (например,"Лог. 0 ) второго выхода 14 блока 5 управления®на вход данных поступает Лог.0п с вы5 152945 хода вычислительного блока 10 (сигнал установки нуля с первого выхода 15 блока 5 управления) и выполняется последовательный г".ребор всех

5 адресов блока 9 памяти. Для этого блок 8 адресации переводится в режим . счета ("Лог.!" с первого выхода 15 блока 5 управления) импульсов с выхода генератора 6 синхроимпульсов. Пос- 1О ле, по крайней мере, однократного перебора всех адресов устройство переходит от обнулению к сбору данных (интервал Т !) .

Сбор данных заключается в следующем.

На втором выходе 14 блока 5 управления появляется сигнал с частотой, которая вдвое ниже частоты генератора 6 синхроимпульсов. По его фронтам 20 испытуемый АЦП 3 выполняет преобразование псевдослучайного испытательного сигнала А. Коды с выхода АЦП 3 поступают на вход данных блока 8 адресации, 25

Блок 8 адресации переводится в режим регистра ("Лог,0" с первого выхода 15), при этом код на его выходе соответствует коду очередного отсчета на выходе испытуемого АЦП 3. За- 30 тем он поступает на адресный вход блока 9 памяти.

На выходе блока 9 памяти появляется содержимое ячейки с адресом, совпадающим c KopoM очередного отсчета 35 (после обнуления в ячейке хранится нуль ). Содержимое ячейки поступает на вход данных вычислительного блока 10 и в течение первой половины интервапа преобразования записывается 40 в вычислительный блок 10 благодаря сигналу "Лог,!" на входе управления этого блока, По отрицательному фрочту этого управляющего сигнала вычислительный блок 10 переходит по по- 45 ложительному фронту сигнала 15 в режим счета и к записанному в него содержимому ячейки прибавляется единица. Новое значение поступает на вход данных блока 9 памяти, в который и записывается по тому же адресу благодаря наличию сигнала записи (Лог.0") на входе записи — считывания во второй половине интервала ДГ преобразования.

В процессе сбора данных возможна ситуация, когда запуск АЦП 3 приходится на интервал времени, в течение которого сигнал А находится вне диа3 6 пазона преобразования (U„,Ua) (Ь" на фиг.2) . Благодаря действию блока 7 блокировки к содержимому ячейки блока 9 памяти, соответствующей данному отсчету АЦП 3, не будет добавлена единица.

Описанная процедура повторяется в течение каждого интервала at преобразования на ийтервале Т . В результате в блоке 9 памяти будут накоплены данные, характеризукщие динамическую погрешность АЦП, а именно: значение в

i-й ячейке блока 9 памяти в конце Т> прямо пропорционально действительной ширине i-го кванта характеристики преобразования L = Ф (U) (на фиг.2 )

Так как на вход испытуемого AlgI поступает линейно изменякщийся сигнал А, его амплитудные значения.распределены равномерно, и, следовательно, При идеальной характеристике L Ф(П)

АЦП 3 все значения, зафиксированные в блоке 9 памяти, должны совпадать между собой с точностью до заданной допустимой методической ошибки и

CTI быть равными величине 1 (1,./2 где 1 — содержимое i-й ячейки блоI ка 9 памяти. Отношение д 1,./1 будет характеризовать определяемую динамическую погрешность испмтуемого АЦП 3 ° Задавая E= 10 <, S 1,2, ° ... получим, что содержимое ячеек блока 9 памяти представляет собой непосредственно с учетом расположения десятичной запятой

15-!

Д1 1, 10

Чем меньше динамическая погрешность испытуемого АЦП 3, тем ближе Д1 к единице.

Индикация собранных данных на временном интервале Т сводится к последовательному выводу содержимого всех ячеек блока 9 памяти. Она реализуется тем, что на вход записи — считывания блока 9 памяти поступает сигнал ("Лоr.1") считывания с выхода 14 блока 5 управления, вычислительный блок 10 заблокирован по входу сброса в состоянии нуля на его выходе, блок 8 адресации переведен в режим счета сигналом ("Лог.1") с первого выхода 15 блока 5 управления ° Блок 8 адресации считывает импульсы с выхода генератора 6 синхроимпульсов ° Нату- ° ральный ряд чисел в двоичном коде поступает с выхода блока 8 адресации на адресный вход блока 9 памяти. За

1529453

50 счет этого выполняется последовательный перебор ячеек блока 9 памяти, Содержимое ячеек поступает на выход 12 устройства, а их адреса — на выход ll устройства.

Блок 5 управления (фиг ° 3) работает следующим образом.

Импульс запуска поступает на второй вход 4 и своим положительным фронтом запускает одновибраторы 17 и 19, на выходах которых формируются одинаковые положительные импульсы, длительность которых равна времени обнуления блока 9 памяти (интервал

T, фиг.2). Импульсом с выхода одновибратора 17 триггер 21 блокируется по входу сброса в состояние "Лог.О", поступающим на выход 14. На первом выходе 15 — импульс положительной по- 20 лярности с выхода одновибратора 19, а на выходе элемента И 20 — "Лог.О" вследствие наличия "Лог,l" на его первом инвертирующем входе.

Срезом импульса с выхода одновиб- 25 ратора 17 запускается одновибратор 18 (по инвертирующему входу) и формирует импульс, длительность которого равна времени сбора данных (интервал

Т, фиг.2). В течение этого времени 30 на выходах одновибратора 17 и 19

"Лог ° О" (их импульсы окончились),поэтому на входах сброса и установки триггера 21 также "Лог,О". Триггер 21 делит на два частоту сигнала, поступающего на вход 13 с выхода генератора 6 сннхроимпульсов, Меандр с выхо1а триггера 21 поступает на выход 1).

Срезом импульса с выхода одновиб атора 18 повторно запускается одно- 40 вибратор 19 (по первому инвертирующему входу) и формирует импульс,длительность которого равна времени индикации (интервал Т, фиг.2). Этот импульс поступает на выход 15 и, кро- 45 ме того, блокирует триггер 21 в состбяние "Лог.l" по входу установки через элемент И 20. По окончании импульса блок 5 управления возвращается в исходное состояние °

Блок 7 блокировки (фиг.4) работает следующим образом.

Сигнал 14 инвертируется инвертором 25 и поступает на тактовый вход триггера 23. Импульсы В и Н собираются элементом ИЛИ 22 и поступают на D-вход этого же триггера. По отрицательным фронтам сигнала 14 запускается АЦП 3 а в триггер 23 за<ис<п,«- г<.< логическое состояние на выход< элемента ИЛИ 22 °

Возможнь два варианта. Если момент стробирования АЦП 3 попал на участок сигнала А внутри динамического диапазона (U»U ), то на кэ<ходе элемента ИЛИ 22 — Лог.О", так как ни один из компараторов генератора 1 псевдослучайного сигнала не сработал.

Тогда в триггер 23 записывается

"Лог.О", на его инвертирующем выходе появляется "Лог.1", которая разблокирует элемент И-НЕ 24. В этом случае сигнал 16 — инверсия сигнала

14. По положительным фронтам сигнала 16 вычислительный блок 10 суммирует единицу к содержимому соответствующей ячейки блока 9 памяти.

Если в момент запуска АЦП 3 псевдослучайный сигнал 2 находится за пределами динамического диапазона, то один из сигналов (В или Н) находится в состоянии "Лог,1" (на фиг,2 — сигнал В). Тогда "Лог,l" через элемент ИЛИ 22 поступает на вход триггера 23 и записывается в него в момент запуска АЦП 3. Теперь на инвертирующем выходе триггера 23 устанавливается "Лог.О", блокирующий элемент И-НЕ 24, так что до следующего момента запуска АЦП 3 на выходе 16 блока 7 блокировки будет "Лог,l", Поэтому вычислительный блок 10 не меняет записанное в него содержимое соответствующей ячейки блока 9 памяти.

Инструментальная погрешность измерения динамической погрешности испытуемого АЦП 3 предлагаемым устройством определяется только параметрами генератора 1 псевдослучайного сигнала: диапазоном измерения крутизн, нелинейностью и шумами сигнала А.

При имеющихся реальных ограничениях на эти параметры устройство позволяет измерять динамическую погрешность аналого-цифровых преобразователей с числом разрядов до 12-16 и частотой дискретизации до 5 МГц.

Изобретение реализовано при создании экспериментального образца устройства, разработанного в рамках работ, проводимых по комплексной проrp амме °

Фор мул аизобретения

1. Устройство для измерения динамической погрешности аналого-цифроВ

13

9 15294 вых преобразователей, содержащее генератор эталонного сигнала, первый выход которого является первой выходной шиной, генератор син." роимпульсов, блок управления, вычислительный блок, блок памяти, выходы которого соединены с соответствующими входами данных вычислительного блока, выходы которо- го соединены с соответствующими входа-10 ми данных блока памяти, е т л и— ч а ю щ е е с я тем, что, с целью повышения достоверности контроля, введены блок блокировки, и блок адресации, а генератор эталонного сигнала Выполнен на генераторе псевдослучайного сигнала, второй и третий выходы которого соединены соответственно с первым и вторым входами блока блокировки, третий вход которого 20 объединен с входом эаписи блока памяти, управляющим входом вычислительного блока, является второй выходной шиной и подключен к первому выходу блока управления, второй выход кото,рого соединен с входом установки в

"0" вычислительного блока и инверсным управляющим входом блока адресации, суммирующий вход которого объединен с первым входом блока управления 30 и подключен к выходу генератора синхроимпульсов, второй вход блока управления является шиной Пуск", входы данных блока адресации являются входной шиной, а выходы являются третьей выходной шиной и соединены с соответствующими адресными входами блока памяти, выходы которого являются четвер53 10 той выходной шиной, суммирующий вход вычислительного блока соединен с выходом блока блокировки.

2, Устройство по п.1, о т л и— ч а ю щ е е с я тем, что блок управления выполнен на трех одновибраторах, элементе И и триггере, выход которого является первым выходом блока,S-вход соединен с выходом элемента И, С-вход является первым входом блока, а R-вход объединен с первым инверсным входом элемента И, инверсным входом первого одновибратора и подключен к выходу второго одновибратора, вход которого объединен с прямым входом третьего одновибратора и является вторым входом блока, инверсный вход третьего одновибратора подключен к выходу первого одновибратора, а выход подключен к второму входу элемента И и является вторым выходом блока.

3. Устройство по п.1,о т л и ч а ю— щ е е с я тем, что блок блокировки выполнен на элементе И-HE, D-триггере, инверторе и элементе HJIH первый и второй входы которого являются первым и вторым входами блока соответственно, а выход соединен с

D-входом D-триггера, С-вход которого соединен с выходом инвертора,вход которого объединен с первым входом элемента И-НЕ и является третьим входом блока, инверсный выход D-xp rгера соединен с вторым входом элемента И-НЕ, выход которого является выходом блока.

1529453

Составитель И,Романова

Редактор А,Маковская Техред М.Дидык Корректор С.Черни

Заказ 7760/56

Тираж 884

Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-издательский комбинат "Патент", r Ужгород, ул. Гагарина, 101