Устройство декодирования тональных сигналов

Устройство декодирования тональных сигналов

Иллюстрации

Показать все

Реферат

 

Изобретение относится к радиотехнике. Цель изобретения - повышение оперативности регулировки полосы срабатывания. Устройство содержит фильтр 1, компаратор 2, синхрогенератор 3, триггеры 4, 12 и 21, блоки оперативной памяти 5 и 13, эл-ты И 6, 17, 22 и 23, счетчики 7, 8, 14 и 18, блок постоянной памяти 9, блок начальной установки 10, эл-ты ИЛИ 11, 16, 26 и 27, делитель 15 частоты, дешифратор 19, эл-ты задержки 20 и 30, сумматоры 24 и 25, программируемый счетчик 28 и коммутатор 29. При считывании информации в установленных пределах последовательно изменяется величина допуска на отклонение фронта входного сигнала от номинального значения. Величина этого допуска во временной области определяется произведением периода тактовой частоты на выходе делителя 15 на число периодов M этого сигнала, необходимых для формирования импульса переноса на выходе счетчика 28. Т.к. код на выходе счетчика 28, при котором формируется перенос, постоянен, то, изменяя на информационных входах счетчика 28 код начальной установки, можно менять величину M, а следовательно, и полосу срабатывания устройства без изменения времени срабатывания устройства. 1 ил.

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИН (51) 4 Н 04 9/00

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ НОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТНРЫТИЯМ

ПРИ ГКНТ СССР

1 (2 1) 4383320/24-09 (22) 22,02.88 (46) 15.12.89, Бяп. Р 46 (72) В,Ф.1(алиниченко (53) 621,395.44(088.8) (56) Авторское свидетельство ССС?

У 1277433, кл. Н 04 Q 99//0000, 1985 ° (54) УСТРОЙСТВО ДЕ 1(ОД11?ОВАНИЛ ТОНАЛЬНЪ|Х СИГНАЛОВ (57) Изобретение относится к радиотехнике, Цель изобретения — повышение оперативности регулировки полосы срабатывания, Устр-во содержит фильтр

1, компаратор 2, синхрогенератор 3, триггеры 4, 12 и 21, блоки оперативной памяти 5 и 13, эл-ты 11 6, 17, 22 и 23, счетчики 7, 8, 14 и 18, блок постоянной памяти 9, блок начальной установки 10, эл-ты ИЛИ 11, 16, 26 и 27, делитель 15 частоты, дешифратор 19, эл-ты задержки 20 и 30, сумÄÄSIJÄÄ 1529473 д1

2 маторы 24 и 25, программируемый счетчик 28 и коммутатор 29. При считывании информации в установленных пределах последовательно изменяется величина допуска на отклонение фронта входного сигнала от номинального значения, Величина этого допуска во временной области определяется произведением периода тактовой частоты на выходе делителя 15 на число периодов

М этого сигнала, необходимых для формирования импульса переноса на выходе счетчика 28, Т,к. код на выходе счетчика 28, при котором формируется перенос, постоянен, то, изменяя на информационных входах счетчика 28 ф код пачапьной установки, можно менять величину 11, а следовательно, и полосу срабатывания устр-ва без изменения времени срабатывания устр-ва °

1 ил.

1529473

Изобретение относится к радиотехнике и связи и может быть использовано в устройствах приема тональных сигналов нескольких заданных частот, в частности для приема данных, передаваемых последовательным частотным кодом, Целью изобретения явля тся повышение оперативности регулировки полосы срабатывания °

На чертеже представлена структурная электрическая схема устройства декодирования тональных сигналов.

Устройство декодирования тональных сигналов содержит фильтр 1, компаратор 2, синхрогенератор 3, первый триг rep 4, первый блок 5 оперативной памяти, пеовый элемент И 6, первый счетчик 7, второй счетчик 8, блок 9 постоянной памяти, блок 10 начальной установки, пеовый элемент ИЛИ 11, второй триггер 12, второй блок )3 оперативной памяти, третий счетчик

14, делитель 15 частоты, второй эле- 25 мент ИЛИ 16, второй элемент И 17, четвертый счетчик 18, дешифратор 19, первый элемент 20 задержки, третий триггер 21, третий элемент И 22, четвертый элемент И 23, первый 24 и второй 25 сумматоры, третий элемент

ИЛИ 26, четвертый элемент ИЛИ 27, программируемый счетчик 28, коммутатор 29, второй элемент 30 задержки, Устройство декодирования тональных сигналов работает следующим образом, 3 исходном состоянии на первых выходах первого 4 и третьего 21 триггеров и втором выходе второго триггера 40

12 присутствует "лог ° 1", на выходе третьего элемента И 22 — "Лог, 1", Первый, второй и третий счетчики 7,8, 14 установлены в нулевое состояние, на первом выходе счетчика 28 — !Лог, 45

О!!, а на вторых выходах программируемого счетчика 28 установлен код, определяемый кодом на его информационных входах, На выходах первого и четвертого элементов И 6 — 23 присутст-!! !!

10 вует .7or, 0 . Выходным сигналом делителя 15 управляется работа первого и второго блоков 5 и 13, коммутатора

29 и блока 9 постоянной памяти. При сигнале "Лог, 1" на выходе делителя

)5

15 первый и второй блоки 5 и 13 переводятся в режим записи, при Лог.0! в режим считывания, причем для осуществления записи и считывания необходимо на вторые управляющие входы первого и второго блоков 5 и 13 подать "Jlor, 0", Адреса записи и считывания информации первого и второго блоков 5 и 13 оперативной памяти изменяются одновременно и определяются выходным сигналом первого сумматора

24 ° Записывается информация в ячейки, определяемые состоянием четвертого счетчика 18 (так как при записи коммутатор 29 и блок 9 отключаются).

На первом выходе синхрогенератора

3 по переднему фронту. входного сигнала формируется импульс, передний фронт. которого совпадает с передним фронтом выходного сигнала делителя.

Выходной импульс синхрогенератора 3 поступает на информационный вход первого блока 5, в результате чего в него записывается Лог. 1! по дресу, определяемому четвертым счетчиком 18.

По этому же адресу во второй блок 13 записывается "Лог, О!!, так как в это время на втором выходе синхрогенератора 3 будет "Лог. 0", Одновременно выходным сигналом синхрогенератора 3 первый триггер 4 устанавливается в состояние, при котором на его первом выходе будет сигнал "Лог, О!, а на вторых — "Jlor, 1", в результате чего на выходе третьего элемента И 22 появляется "Лог. 0", разрешающий работу программируемого счетчика 28 и второго счетчика 8 (для перевода первого счетчика 7 в режим счета необходимо на его третий вход попать "Лог, 1"), При появлении "Лог. О! на выходе делителя 15 первый и второй блоки 5 и 13 пеРеводятся в режим считывания, а на выходах блока 9 будет информация из ячеек, определяемых кодом на его первом и втором входах, Адрес же считывания для первого блока 5 будет определяться суммой трех чисел — выходного кода блока 9, кодов на выходах четвертого счетчика 18 и программируемого счетчика 2S.

В блоке 9 постоянной памяти по нулевому адресу, задаваемому в исходном состоянии выходными кодами первого и BTcporo счетчиков 8, 7, записана информация, суммирование которой с кодами на выходах четвертого счетчика 18 и программируемого счетчика

28 дает адрес пепвого блока 5 оперативной памяти, по которому ранее производилась запись информации на

7 3 6 время, равное неско: ьким lit titt!!!1àì первого из принимаемых сигпалон заданной частоты с допуском> соответствующим минимальному периоду ° Если в тот момент сигнала на выходе синхро5 генератора 3 ие было, lto этому адресу в первом блоке 5 записан "Лог,О".

На ныходе первого элемента И 6, второго элемента ИЛИ 16, второго триггера 12 и второго счетчика 8 сигналы не изменятся, При появлении с выхода первого элемента ИЛИ 11 сигнала

"Лог, 1 программируемый счетчик 2" нарастит код на своем втором выходе на единицу, что приведет к формиро.— ванию на выходе первого сумматооа 24 кода, отличного от предыдущеrо на единицу. В результате считывание информации из блока 5 оперативной памя- 20 ти будет производиться из соседней ячейки, в которую запись производилась позднее на время, равное периоду делителя 15 частоты, Если и н этой ячейке записан " lor. О", то програм- 25 мируемый счетчик 23 перейдет в следующее состояние, что соответствует считыванию инфор.лации из ячейки tIep ного блока 5 оперативной памяти, в которую информапия записываtncb ио>. г- 30 нее на удвоенное время относительно первоначально допустимого интервала, Если программируемый счетчик 23, последовательно изменяя свое состояние (что соответствует изме>гению до35 пуска на отклонение частоты первого из декодируемых сигналов), сформирует на своем первом выходе (выходе переноса) сигнал "Лог ° 1", то второй счетчик 8 00001, 40 изменяя адрес на входах блока 9.

Программируемый счетчик 23 с задержкой, определяемой вторым блоком 30, переустанавливается в состояние, определяемое кодом на его информацион- 45 ных входах. Время задержки сигнала во втором блоке 30 больше времени, необходимого для изменения кода второго счетчика 8, что позволяет при необходимости в зависимости от ныходного кода второго счетчика 8, определяющего номинальную декодирующую частоту, установить новое значение кода на информационных входах программируемого счетчика 28, т.е. изменить допуски на граничные частоты декодируемого сигнала.

По адресу, определяемому состоянием первого и нторого счетчиков 7, 8, хранятся данные, a;tet ttte новый адрес для считывания, т ° е. yt..òðoét.òâtt декодирования перес граивается tta прием второй частоты. Если при изменении состояния программируемого счетчика

28 ни в одной из анализируемых ячеек первого блока 5 не бупет обнаружен сигнал "Лог. 1", то импульсом переноса с первого выхода программируемого счетчика 28 второй счетчик 8 перейдет в состояние 000!О, т.е. устройство перестроится на прием третьей частоты. Если ни одна из частот, на прием которых настроено устройство, не обнаружена, что соответствует установке второго счетчика 8 н определенное состояние, то на выходе блока !

О формируется "Лог ° 1", устанавливающая второй счетчик 3, программируемый счетчик 28 и первый триггер 4 в исходное состояние, Если же при считывании информации из первого блока 5 tlo одному из адресов на его выходе будет Лог, !", то на выходе перного элемента И 6, а следовательно, иа выхсде второго элемента ИЛИ 16 появляется "Лог. !", Программируемый счетчик 28 переустаг авливается, а второй триггер 12 устанавливается н состояние, при котором на его первом выходе будет

"allot . 1", а на втором — " lог, О", запрещающий прохождение через второй элемент И 17 имнульсон с t;t.,ûonn программируемого счетчика 23 на второй вход второго счетчика 3 и р» >решающий работу третьего счетчика 14 с задержкой, определяемой первым блоком 20, В результате фиксируется выходной код второго счетчика 8, а так как на первом выходе второго триггера 12 установлен сигнал Лог. 1, то разрешается работа первого счетчика 7.

При этом последовательно при формировании импульсов переноса на выходе счетчика 28 или сигнала " lur. 1" на выходе первого блока 5 изменяются адреса считывания из блока 9, что определяет адреса считывания информации из ячеек первого блока 5, которые были в моменты времени, отстоящие от момента последнего появления с..гнала на выходе синхрогенератора 3 на время, кратное периоду сигнала обнаруженной частоты. Допуски на отклонение частоты настройки от номинального значения будут определяться числом периодов тактового сигнала, необхопи1529473 мого для формирования импульса переноса на первом выходе программируемого счетчика 28, Число периодов входного сигнала, для которых отклонение переднего фронта не превышает заданного, т,е ° число "Лог, 1" на выходе первого блока 5, подсчитывается третьим счетчиком 14, и при достижении им определенного значения Ila выходе дешифратлра 19 формируется импульс, свидетельствующий о приеме частоты, код которой равен выходному коду второго счетчика 8, Устройство устанавливает10

20

30

Ф о р м у л а и з о б р е .т е н и я

Устройств > деклдирования тональных сигнал< в, с 7пержалтее первый, вто ся в исходное состояние выходным импульсом блока 10, который формируется при достижении первым или вторым счетчик7м 8 или 7 определенных слсто— яний вне зависимости от того, был или не был принят сигнал, По отрицательному фронту входного сигнала на втором выходе синхрогенератора 3 формируется импульс, передний фронт котлрлгл совпадает с пеоедним фронтом выходного сигнала делителя 15.

Устройство осуществляет обработку сигнала аналогично, с той лишь разницей, что запись и последующее считывание информации производятся из второго блока 13, Таким образом, при считывании информации в установленных пределах послеповатечьно изменяется величина допуска на откло»ение фронта входного сигнала от номи,альнлго значения.

Величина этого допуска во временной области определяется произведением периода тактовой частоты на выходе делителя 15 на число периодов 11 этого сигнала, необходимых для формирования импульса пеоеноса на выходе программируемого счетчика 28 ° Так как код на выходе счетчика 28, при котором формируется перенос, постоянен (для четырехразрядного программируемого счетчика 28, работающего в режиме сложения, этот код ранен 1111), то, изменяя на информационных входах программируе <лгс счетчика 28 клд начальной установки, можно менять неличину М, а сл"Ловательно, и Iio>Iocv срабать>вания устройства без и >ме> ения времени срабать>вания устр<7>.ст <а ° рой и третий триггеры, последовательНо соединенные фильтр, клмпаратор и сиихрогенератор, первый и второй выходы которогл соединены cooòâåòñòâållно с первыми входами первого и третьего триггеров и с информационными входами пет>во г<7 и втлр<7го Спок <7в оперативной памяти, адресные входы которых соединены с выходами первого сумматора, первые входы которого поiKJII<7 чены к выходу блока постоянной памяти, первые адресные входы которого подключены к выходам первого счетчика и к первым входам блока начальной

УСтаНОВКИ, ВТОРЫ - FXolll,l КОТОРОГО объепинсиь> о втлрыми адресными входами 671<>КВ и >стоянной памяти ll попключень> к выходил> вт<>рлгл счетчика, первый вход первого . четчика со синен с выходом TpeTIpl-o .>пемента 11 и первым входом BTol>oI сч т гик, втор<>и вход которого соединен с выходом второго элемента И, первь>й вхип которого соединен с выходом первого блока задержки, вх<7д кот >poi »тлцключен к второму входу первого счетчика, третий вход которого попклл7чен K первому выходу второго триггера, второй выход которого с, едипен с вторым входом второго эл< е> г,l И и пе>7вым I>xoäoì третьего счс гчикз, в горой вход которого соединен <-. первым входом второго триггера, lь>ход, блока начальной устан 7нки и <.оединеи с вторыми входами первого и тре>ipг триггеров, первые выходн которых <оепинены с входами третьего элемента И, вход четвертого счетчика следи>тен с вторым входом синхронизатора, с пепвыми управляющим>ц входами пеового и второго блоков оперативной памяти, с третьим входом блока постоянной памяти, с первым входом »е>..вогo элемента .ИЛИ и с выходом целителя частоты, вход котороlо попключеll к ;:торлму входу первого э>пемента ИЛ11, II тTopbl . управляющим входам блоков оперативной памяти и к первым вхо.i» первого и четвертого элементов И, вторые входы которых соединены солт. етствепно с выходами первого и втор г бл<ков опера-,ивной памяти, входы ц:.шифратора соединены с выходами "".ротт,егn счетчика, второй

ВХОД КОтОРОГо ПОЦЛГ<>7ЧО>т К ВЫХОДУ Втлрого элемента 1" 1>1, пе1>вый и втор<>й входы котлр<>! .»,!7>>лень> к вь>ходам соответствеин .: .,>,, и четвертогл!

Составитель В.11евцов

Редактор А,Маковская Техред А. Кравчук Корректор Т, Малец

Заказ 7763/57 Тираж 626 Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-издательский комбинат "Патент", г.Ужгород, ул. Гагарина, 101

9 l52947 элементов И, третий вход последнего из которых попключен к второму выходу третьего триггера, второй выход первого триггера соединен с третьим входом первого элемента И, причем

5 вход делителя частоты является тактовым входом устройства, информационными выходами которого являются выходы второго счетчика, а тактовым выходом — выход дешифратора, о т л и ч а ю щ е е с я тем, что, с целью повьппения оперативности регулировки полосы срабатывания, введены последовательно соединенные третий элемент

ИЛИ, второй блок задержки, программируемый счетчик и четвертый элемент

ИЛИ, а также коммутатор и второй сумматор, выходы которого подключены к второму входу первого сумматора, вы- 20 ходы четвертого счетчика подключены к первым входам второго сумматора, вторые входы которого соединены с выходами коммутатора, управляющий вход которого подключен к выходу делителя частоты, а информаЦионные входы коммутатора соединены с вторыми выходами программируемого счетчика, второй вход которого соединен с выходом первого элемента ИЛИ, вход первого блока задержки соединен с выходом четвертого элемента ИЛИ, второй вход которого соединен с выходом второго элемента

ИЛИ и с первым входом третьего элемента ИЛИ, второй вход которого попключен к выходу третьего элемента И, а третий вход третьего элемента ИЛИ соединен с первым выходом программируемого счетчика, при этом управляющими входами устройства являются информационные входы программируемого счетчика.