Преобразователь последовательного кода в параллельный

Преобразователь последовательного кода в параллельный

Иллюстрации

Показать все

Реферат

 

Изобретение относится к вычислительной технике, а именно к устройствам передачи информации, и может быть использовано в аппаратуре сопряжения цифровых устройств с полудуплексными двухпроводными каналами связи. Изобретение, используя в данное временное расположение информационных импульсов входных последовательностей таким образом, чтобы в моменты записи информации под управлением импульсов одной последовательности значение импульсов другой последовательности соответствовало значению информации, получаемой из канала связи, позволяет упростить конструкцию преобразователя. Преобразователь последовательного кода в параллельный содержит регистр 1 сдвига, элемент ИЛИ 2, счетчик 3 импульсов, расширитель 4 импульсов и элемент 5 задержки. 2 ил.

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИК (51) 4 Н 03 И 7/00

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ДО ИЗОБРЕТЕНИЯМ И ОТНРЫТИЯМ

ПРИ гННТ СССР

1 (21) 44 17553/24-24 (22) 28.04.88 (46) 23. 12.89. Бюл. Р 47 (72) И.З.Кузьменко, О.Б.Рябова и А.У.Ярмухаметов (53) 681.325 (088.8) (56) Авторское свидетельство СССР

Р 1045238, кл. Н 03 М 7/00, 1982.

Авторское свидетельство СССР

У 1159164, кл. Н 03 M 7/00, 1983. (54) ПРЕОБРАЗОВАТЕЛЬ ПОСЛЕДОВАТЕЛЬНОГО КОДА В ПАРАЛЛЕЛЬНЫЙ (57) Изобретение относится к вычислительной технике, а именно к устройствам передачи информации, и может быть использовано в аппаратуре сопряжения цифровых устройств с полудупИзобретение относится к вычислительной технике, а именно к устройствам передачи и преобразования информации, и может быть использовано в аппаратуре сопряжения цифровых устройств с полудуплексными двухпроводными каналами связи.

Целью изобретения является упрощение преобразователя.

На фиг.1 приведена блок-схема преобразователя; на фиг.2 — временные диаграммы, поясняющие его работу.

Преобразователь содержит регистр 1 сдвига, элемент ИЛИ 2, счетчик 3 импульсов, расширитель 4 импульсов и элемент 5 задержки. На фиг.1 позициями 6-8 обозначены соответственно вход сброса и первый и второй информационные входы преобразователя, позициями 9 и 10 — соответственно инфор„„SU„„1531225 А 1

2 лексными двухпроводными каналами связи. Изобретение, используя в данное временное расположение информационных импульсов входных последовательностей таким образом, чтобы в момент записи информации под управлением импульсов одной последовательности значение импульсов другой последовательности соответствовало значению информации, получаемой из канала связи, позволяет упростить конструкцию преобразователя. Преобразователь последовательного кода в параллельный содержит регистр 1 сдвига, элемент ИЛИ 2, счетчик 3 импульсов, расширитель 4 импульсов и элемент 5 задержки. 2 ил. мационный и управляющий выходы преобразователя.

На Лиг.2 соответствующими индексами обозначены следующие сигналы: а — сигнал в канале связи, б и в сигналы соответственно на первом и втором информационных входах 7 и 8, r — сигнал на выходе расширителя 4 импульсов.

Преобразователь работает следующим образом.

В исходном состоянии сигналом

"Сброс" на входе 6 преобразователь приводится в исходное состояние. Длительность положительного или отрицательного импульса канала связи равна t. Период следования информационных битов равен Т. На информационные входы 7 и 8 преобразователя поступа1531225 ют импульсы единичных или нулевых битов информации.

При поступлении из канала связи единичного бита информации на входе 7 появляется информационный импульс

5 раньше информационного импульса на входе 8. Этот импульс поступает на вход расширителя 4 импульсов. На выходе расширителя 4 импульсов появляет- р ся расширенный импульс длительностью который поступает на информационный вход регистра 1 сдвига. После окончания информационного импульса на входе 7 появляется информационный импульс на входе 8, который поступает на управляющий вход регистра 1 сдвига и на счетный вход счетчика 3.

При этом по переднему фронту импульса второй последовательности в регистр 1 сдвига записывается сформированное к этому времени единичное значение информации с выхода расширителя 4 импульсов, а значение счетчика

3 увеличивается на единицу.

При поступлении из канала связи нулевого бита информации информационный импульс на входе 8 появляется раньше, чем на входе 7, следовательно, к моменту появления переднего фронта импульса на информационном входе 8, а следовательно, и на управляющем вхо, де регистра 1 сдвига находится нуле вое значение расширителя 4 импульсов, которое записывается в регистр 1 сдвига. При этом значение счетчика 3 увеличивается на единицу.

При поступлении последовательности импульсов на входы 7 и 8 преобразователя происходит последовательный сдвиг информации в регистр 1 сдвига и счет поступающих битов в счетчике 3.

Для правильной работы преобразователя длительность расширенного импульса t, должна находиться в пределах tсс,сT

При поступлении последнего бита информационного байта на выходе счетчика 3 появляется управляющий сигнал, поступающий на выход 10. При приеме следующих байтов информации цикл работы преобразователя повторяется. После приема каждого байта информации счетчик приводится в исходное состояние сигналом на управляющем выходе 10, который через элемент

5 задержки и элемент 2 HJIH поступает на вход сброса счетчика 3, подготавливая его для подсчета битов следующего байта.

Формула изобретения

Преобразователь последовательного кода в параллельный, содержащий регистр сдвига, элемент ИЛИ и счетчик импульсов, счетный вход которого объединен с входом управления регистра сдвига, выходы регистра сдвига и счетчика импульсов являются соответственно информационным и управляющим выходами преобразователя, о т л и ч а— ю шийся тем, что, с целью упрощения преобразователя, в него введены расширитель импульсов и элемент задержки, выход которого соединен с первым входом элемента ИЛИ, выход которого соединен с входом сброса счетчика импульсов, выход расширителя импульсов соединен с информационным входом регистра сдвига, второй вход элемента ИЛИ объединен с входом сброса регистра сдвига и является входом сброса преобразователя, вход элемента задержки подключен к выходу счетчика импульсов, вход расширителя импульсов и счетчный вход счетчика импульсов являются соответственно первым и вторым информационными входами преобразователя.

Составитель Б.Ходов, Редактор Н.Лазаренко Техред Л.Сердюкова Корректор С.Черни

Заказ 7966/56 Тирам 884 Подпис ное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-издательский комбинат "Патент", г. Ужгород, ул, Гагарина, 101