Устройство для вычисления систем булевых функций

Устройство для вычисления систем булевых функций

Иллюстрации

Показать все

Реферат

 

Изобретение относится к автоматике и вычислительной технике и предназначено для вычисления систем булевых функций. Цель изобретения - повышение производительности устройства за счет обработки логических переменных группами переменной длины. Устройство содержит группу входов 1 подачи аргументов, сдвиговый регистр 2, блок памяти 3 констант, группу коммутаторов 4<SB POS="POST">1</SB>-4<SB POS="POST">K-1</SB> (K - максимальное число обрабатываемых переменных в группе), регистр 5, регистр команд 6, преобразователь кода 7 в число управляющих сигналов, шифратор управления 8, блок управления 9. Устройство работает следующим образом. На группу входов подачи аргументов подаются значения входных переменных, и устройство вычисляет значения булевых функций от N переменных группами переменной длины. 4 ил., 2 табл.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

@р 4 G 06 F 7/00

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н A ВТОРИЧНОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР

1 (21).4431889/24-24 (22) 30.05.88. (46) 30.12.89. Бюл. У 48 (71) Филиал "Восход" Московского авиационного института им. Серго

Орджоникидзе (72) С.Л.Беляков (53) 681.3(088.8) (56) Информационные системы. Табличная обработка информации/ Под ред. Е.П.Балашова и В.Б.Смолова.Л.: Энергоатомиздат, 1985, с. 74, . рис. 3-12а. (54) УСТРОЙСТВО ДЛЯ ВЫЧИСЛЕНИЯ

СИСТЕМ БУЛЕВЫХ ФУНКЦИЙ (57) Изобретение относится к автоматике и вычислительной технике и .предназначено для вычисления систем булевых функций. Цель изобре2 тения — повышение произ водительности устройства за счет. обработки логических переменных группами переменной длины. Устройство содержит группу входов 1 подачи аргументов, сдвиговый регистр 2, блок памяти 3 . констант, группу коммутаторов 4„4 », (Е - максимальное число обрабатываемых переменных в группе), регистр 5, регистр команд 6,преобразователь кода 7 в число управляющих сигналов, шифратор управления 8, блок управления 9. Устройство работает следующим образом. На группу входов подачи аргументов подаются значения входных неремнных, и устройство вычисляет значения булевых функций от и переменных группами переменной длины. 4 ил., 2 табл.

1532912

40

Изобретение относится к автомати-, 1 ке и вычислительной технике и предназначено для вычисления систем булевых функций.

Цель изобретения - повышение производительности устройства, за счет обработки логических переменных группами переменной длины.

На фиг. 1 представлена структур. ная схема устройства для вычисле1 ния систем булевых функций; на фиг. 2 — функциональная схема преобразования кода в число управляющих сигналов, на фиг. 3 — алгоритм работы блока управления; на фиг. 4граф-схема вычисления системы булевых функций.

Устройство для вычисления систем булевых функций содержит группу входов 1 подачи аргументов, сдвиговый регистр 2, блок! 3 памяти констант, группу коммутаторов 4 - 4„ » (где k - максимальное число обрабатываемых переменных в группе) ° регистр 5, 25, регистр б команд, преобразователь

7 кода в число управляющих сигна1 лов, шифратор 8 управления, блок 9

: управления, выход 10 разрешения преобразования блока 9 управления, вход ll признака окончания вычисления блока 9 управления, выход 12 начальной установки блока 9 управления, три выхода 13-15 разрешения записи блока 9 управления, выход 16 признака конца вычислений, вход 17

35 разрешения запуска и тактовый вход

18.

Преобразователь 7 кода в число . Управляющих сигналов образуют вычитающий счетчик 19, элемент И 20

) и элемент НЕ 21.

На фиг, 3 приняты следующие обозначения: Al — микрооперация начальной установки (обнуления) регистра

5, регистра 6 команд и преобразователя 7 кода в число управляющих сигналов разрешения записи в сдвиговый регистр 2; А2 - микрооперация записи в регистр б команд; АЭ - мик50 рооперация записи в регистр 5 и разрешения преобразования в преобразователе 7 кода в число управляющих сигналов; А4 - выход 16 признака конца вычислений равен 1

fit р — значение выхода старшего разреза регистра команд 6 (признак окончания вычисления).

Шифратор 8 управления служит для преобразования информации с выхода регистра команд 6 в сигналы, управляхщие выбором информации в соответствующем коммутаторе 4 - 4 1 группы.

В табл. 1 приведена таблица истинности шифратора 8 управления для К = 3.

Устройство работает следующим образом.

В исходном состоянии на группу входов l подачи аргументов поданы значения входных переменных, на тактовый вход 18 непрерывно поступают тактовые сигналы. Устройство начинает работать согласно алгоритму на фиг. 3 после поступления сигнала единичного уровня на вход 17 разрешения запуска. При этом количество одновременно обрабатываемых переменных (путем соответствующей коммутации значений разрядов переменных и разрядов регистра 5) определяется значением кода, поступающего с выхода регистра 6 команд . на входы шифратора 8 управления.

При этом полагается, что Hà m-й адресный вход блока памяти констант

3 поступает информация с выхода ш-го разряда регистра 5, если управляющий сигнал m-ro коммутатора равен (ш = 1, k-l), в противном слу-, чае на ш-й адресный вход блока 3 памяти констант. поступает информация с выхода m-го разряда сдвигового регистра 2. Таким образом, для

К=З (табл. 1) при Вl = В2 = О происходит обработка трех переменных, при Вl О, Б2 .= 1 — двух переменных, при Вl 1, В2 = О - одной переменной.

Информация с выходов разрядов кода Величины сдвига регистра 6 команд используется для соответствующего сдвига переменных в сдвиговом регистре 2, при этом преобразователь 7 кода в число управляющих сигналов нод управлением сигнала единичного уровня с выхода 1О разрешения преоб-.,; разования блока 9 управления::.вырабатывает m+1 сигналов, разрешающих сдвиг информации на один разряд.

После осуществления операции сдвига на адресных входах блока 3 памяти констант формируется адрес следующей.команды.

1532912

Рассмотрим работу устройства на примере вычисления системы булевых фракций 5у,, у, аа, га3 (фиг. 4).

Содержимое блока 3 памяти констант представлено в табл. 2 ° Содержимое разряда 1 поступает на вход il признака окончания вычисления блока управления 9. Разряды 6 и 7 содержат код управления коммутаторами (табл. 1), Разряды 8 и 9 — разряды кода величины сдвига.

ПустьХ =О, Х =1, Хэ1, Х 4. = О, Х = 1, После начальной установки в соответствии с табл. 1 на входы блока 3 памяти констант подаются значения трех переменных Х1, Хэ, Х и считана команда из ячейки . с адресом А1 = 00011. Ее выполнение завершается сдвигом информации . в сдвиговом регистре 2 на три разря- . да (согласно коду в поле разрядов

8 и 9) и подключением двух переменных для обработки (Х4 и Х ), после чего формируется адрес A2=10001;

В данной ячейке первь|й разряд содержит "1", значит в разрядах 2 — 5 содержится результат вычисления 0111, Время вычисления беэ учета на, чальной установки в устройстве определяется величиной

T„2(. g где g — максимальное количество групп обрабатываемых переменных; с > max5(р1: каца), ка

1 — наибольшее число одновременно обрабатываемых переменных;

t — период тактовых сигналов;

t 4T - время считывания из блока

3 памяти констант. Формула изобретения

Устройство для вычисления систем булевых функций, содержащее сдвиговый регистр, регистр, блок памяти констант, регистр команд, блок управления, причем информационные входы сдвигового регистра соединены с входами подачи аргументов группы устройства, вход разрешения записи сдвигового регистра соединен с первым выходом разрешения записи блока управления, второй выход разрешения записи которого соединен с входом разрешения записи регистра, выходы старших разрядов которого соединены со старшими разрядами адуправления и-й выход которого соединен с управлякщим входом m-го коммутатора группы (m=1, k=1), младший разряд адресных входов блока памяти констант соединен с выходом младшего разряда сдвигового регистра, вы ходы остальных разрядов которого соединены с первыми информационными

45 входами коммутаторов группы, вторые, информационные входы которых соединены с выходами младших разрядов регистра, выходы коммутаторов группы соединены с соответствующими раз50 рядами адресных входов блока памяти констант, тактовый вход устройства соединен с тактовым входом преобразователя кода в число управляющих сигналов, вход разрешения преобразования и вход обнуления которого соединены соответственно с выходом разрешения преобразования и выходом начальной установки блока управления, 5 l0 !

25 ресных входов блока памяти констант„ выход которого соединен с информационными входами регистра команд, выход старшего разряда которого соединен с входом признака окончания вычисления блока управления, выход начальной установки которого соединен с входами разрешения обнуления регистра и регистра команд, вход разрешения записи которого соединен с третьим выходом разрешения записи блока управления. вход запуска ко1 торого соединен с входом разрешения запуска устройства, выход признака конца вычислений которого соединен с, выходом признака конца вычислений блока управления, информационные входы регистра соединены с выходами соответствующих старших разрядов регистра команд, о т л и ч а ю ш е е с я тем, что, с целью повышения производительности за счет обработки логических переменных группами переменной длины, оно содержит k-1 коммутаторов (k — максимальное число обрабатываемых переменных в группе), шифратор управления и преобразователь кода в число управляющих сигналов, выход которого соединен с входом разрешения сдвига сдвигового регистра, соответствующие выходы младших разрядое регистра команд соединены с информационными входами преобразователя кода в число управляющих сигналов и входами шифратора

1532912

Таблица 1

Выходы шифратора 8 управлений

Входы шифратора управления

В2

А2 В3

А3

О

О

Таблица 2

Адрес ячей

Адрес ячей1 2 3 4 5 6 7 8 9

l 2 3 4 5 6 7 8 ки ки

О 0 1 0- 0 1 1 1 16

0 0 1 I О 1 а 1 1 17

00111101118

1 а 1 О 1

0 1 О О - 0 1 1 1

0 1 1 00 1 0 1 1

19

0 1 0 1- 0 1 1 1 21 1 1 0 О 0

0 1 I 01 1 О 1 1 22 1 О 1 1 3

0 1 1- 0 l 1 l 23 1 1 О О 0

0 1 О !

24 О О 1 О 1

25 О 1 О 1 0 О 1 О 3

26 0 1 О 3 О О 1 О l

27 О 1 1 1 1 О 3 О 1

10!

2 0 0 1 0 0 0 1 0 I 28 1 О 1 1 1 !

3 0 0 l 0 1 0 1 О 1 29 1 1 0 О О

14 0 1 0 0 0 О 1 0 1 30 1 0 1 0 3

15 0 1 1 1 О 0 1 0 1 31 1 1 1 1 0

П р и м е ч а н и е. Прочерк — безразличное состояние. о !

3

Содержимое ячейки

I I I >

1 0 0 0 1

1 0 1 1 1

1 0 1 0 1

1 1 1 0

Содержимое ячейки

11 IT IJI

1 О 1 1 3

1 О О О 3 а о о

l 0 О О 1! 532912

1532912 г.4

Составитель В. Сорокин

ТехредЛ.Олийнык Корректор В;Кабаций

Редактор Л. Пчолинская

Заказ 8100/53 Тираж 668 Подписное

ВНИИПИ Гасударственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-издательский комбинат "Патент", r. Ужгород, ул. Гагарина, 101