Цифровое устройство для воспроизведения функций

Цифровое устройство для воспроизведения функций

Иллюстрации

Показать все

Реферат

 

Изобретение относится к автоматике и вычислительной технике. Целью изобретения является увеличение точности. Устройство содержит элементы И и И-НЕ, счетчик, регистр аргумента, две схемы сравнения, два накапливающих сумматора, два блока памяти, элемент задержки, шесть блоков умножения, четыре комбинационных сумматора и блок задания шага. Цель достигается за счет вычисления значения функции методом конечных разностей до пятого порядка. Кроме того, устройство позволяет получить значение интеграла функции. 1 ил.

„„SU„„ t 532945 А1

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИК цу 4 G 06 F 15/31, 1/02

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

3 Г" :333М

ГА., - . 12СКЦ

К А ВТОРСНОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ НОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР

1 (21) 4436552/24-24 (22) 03.05.88 (46) 30.12.89. Бюл, V 48 (71) Харьковский авиационный институт им. Н.Е.Жуковского (72) Е.А.Дружинин, М.В.Иакаркин, И.В.Миланов и Л.Ф.Куйдин (53) 681.325 (088А) (56) Крайзмер Л.П. Устройства хранения дискретной информации. - И,:

Энергия, 1969, с. 246-260.

Авторское свидетельство СССР

М 894692, кл. G 06 F 1/02, 1980. (54) ЦИФРОВОЕ УСТРОЙСТВО ДЛЯ ВОСПРОИЗВЕДЕНИЯ ФУНКЦИЙ

Изобретение относится к автоматике и вычислительной технике и может

1 быть использовано в специальных вы» числительных устройствах для воспроизведения функциональных эависимос" тей, а также в измерительных системах для функционального преобразования информации.

Цель изобретения - повышение точности, На чертеже представлена блок-схема устройства.

Устройство содержит вход 1 аргумента, вход 2 запуска, тактовый вход

3, элемент И 4, элемент И-НЕ 5, счет" чик 6, регистр 7 аргумента, схемы 8 и 9 сравнения, комбинационный сумматор 10 накапливающие сумматоры 11 и 12, блоки памяти конечных разностей .13 и коэФфициентов 14, блоки 15-19 умножения, комбинационные сумматоры

20 и 21, элемент 22 задержки, выход

2 (57) Изобретение относится к автоматике и вычислительной технике. Целью изобретения является увеличение точности. Устройство содержит элементы И и И-НЕ, счетчик, регистр аргумента, две схемы сравнения, два накапливающих сумматора, два блока памяти, элемент задержки, шесть блоков умножения, четыре комбинационных сумматора и блок задания шага. Цель достигается за счет вычисления значения функции методом конечных разностей до пятого порядка. Кроме того, устройство позволяет получить значение интеграла функции. 1 ил.

23 функции, блок 24 умножения, комби" на ционныи сумматор 25, выход 26 эначения интеграла, блок 27 задания шага и выход 28 готовности результата.

В устройстве в цифровой Форме вычисляется значение кусочно-линейной

Функции 7(х), интерполирующей заданную к воспроизведению Функцию f(x) по системе равноотстоящих узлов:

Хк. Xo+ kh (1с09n) где Х„ - значение аргумента в k-м узле интерполяции;

Х (опорное) - значение аргумента в первом узле интерполяции;

Ь - шаг интерполяции.

Значение генерируемой кусочно-линейной функции при фиксированном аргументе Х вычисляется в соответствии с Формулой Гаусса:

Y(x) f (Х И а ° Y<+Hq h ° 7„»

+Иэ Yg +М Yg.а+Ив Yg а.. (1) 15329М

g Y — конечные разности i-ro пок рядка, И - i-e коэффициенты.

Вычисление значения интеграла от в()спроизводимой функции производится и()) формуле х ")( к

f(x)dx (f(x)dx + f(x)dx;(f), ха х, «((10 х

3 f(x)dx - "«2" (f(xK}+f(x)1. (3) х„

Такии образом общий принцип рабо" ть(устройства сводится к следующему:

1. Выбирается опорный узел интери ляции.

2. Производится вычисление значен я воспроизводимой функции, для чего

- по значению Х-Х и адресу опорк ного узла интерполяции выбирают из памяти все величины, входящие в формулу (1);

- перемножают коэффициенты слагаеых интерполяционного многочлена на оответствующие конечные. разности по

25 рмуле (1);

- вычисляют значение воспроизво" имой функции сложением членов интероляционного многочлена по фориуе (1). 30

3. Производится вычисление значения интеграла от воспроизводимой ункции, для чего

- по значению адреса, соответстующего номеру опорного узла интер- 35 оляции, выбирают из памяти значение, ервой составляющей, входящей в формулу (2);

- вычисляют значение второй составляющей, входящей в формулу (2); 40 ,- производят сложение обеих составляющих формулы (2).

Устройство работает следующим об )азом.

С входа 1 аргумента заданное эна- 45 чение аргумента поступает на вход регистра 7 аргумента и фиксируется в иомент прихода иипульса с входа 2 запуска. Иипульс с входа 2 запуска одновременно поступает на вход счет- 50 чика 6, обнуляя его, на первый вход накапливающего суииатора 11, устанавливая его в исходное состояние (на выходе первого накапливающего сумматора появляется значение аргуиента 55 а последнем узле интерполяции Х„), на первый вход накапливающего сумматора 12, устанавливая его в исходное

1 состояние, на выходе второго накапливающего сумматора появляется значение Функции,в последнем узле интер- поляции f (Хц) °

Далее производится поиск опорного узла интерполяции.

На первый вход элемента И ) поступают импульсы с тактового входа 3.

Заданное значение аргумента с выхода регистра 7 аргумента поступает на вход схемы 8 сравнения; на вход сумматора 10.

В блоке 27 задания шага устанавливается необходимое значение шага интерполяции h, которое поступает на вход накапливающего суиматора 11 и на вход схемы 9 сравнения.

Значение аргумента в узлах интерполяции с выхода накапливающего сумматора 11 поступает на вход схемы 8 сравнения и на вход сумматора 10.

Сумматор 10 вычисляет разность между заданным значением аргумента и значением аргуиента в текущем узле интерполяции.

Схема 8 сравнения работает следующим образом.

Если заданное значение аргуиента больше или равно значению аргумента текущего узла интерполяции, т.е. X)<

)Х на выходе формируется сигнал эапк рещения ("1"), при Х Х„- формируется сигнал разрешения ("0").

Схема 9 сравнения работает следующим образом.

Если значение шага интерполяции больше или равно разности между заданным значением аргумента и значением аргумента в текущеи узле интерпо)ляции, которая поступает с выхода сумматора 10, т.е. h> X-X, на выходе формируется сигнал запрещения ("1"), при h

Выходы схем 8 и 9 сравнения соединены соответственно с первым и вторыи входами элемента И"НЕ 5, который запрещает прохождение тактовых импульсов через элеиент И 4 в случае появления на обоих входах. сигналов запрещения (" If)),òàê как выход элемента И-НЕ 5 соединен с вторыи входом элемента И ).

Поиск опорного узла осуществляется следующим образом.

При приходе иипульса запроса схема

8 сравнения сравнивает. заданное значение аргумента Х со значением аргумента в вослед»еи узле интерполяции

Х„. так как Хк

6 является сигнал разрешения. Схема 9 тей вплоть до пятого порядка,,которые сравнения сравнивает значение шага передаются с первого, второго, треть" интерполяции h со значением Х-Хк на его, четвертого и пятого выходов бловыходе сУмматоРа 10, так как h(Х-Х» ка памяти 13 на входы соответствуюна ее выходе ОЯвлЯетсЯ сигнал Разре- щих блоков 15-19 умножения.

5 шения. Элемент И-НЕ 5 Формирует сиг- По значению разности Х-Х, постунал разрешения на втором входе we- пающий на вход блока 14 памяти, выбимента И 4. Таким образом импульсы раются значения коэффициентов слагаепропускаются с тактового входа 3 че- 10 мых интерполяционного многочлена, рез элемент И 4. которые передаются с .выходов второго

Счетчик 6 ФоРмиРУет адРес следУю- блока 14 памяти на входы соответству» щего узла интерполяции, ющих блоков 15-19 умножения. Блоки

Накапливающий сумматоР 11 осущест- 15-19 умножения перемножают коэффицивляет вычитание шага интерполяции из 15 енты слагаемых интерполяционного мнозначения аргумента предыдущего узла гочлена на соответствующие конечные интерполяции. Накапливающий сумматор разности и передают их с выходов на

12 вычитает конечнУю Разность пеРвого sxop cy aTopa 20. порядка, поступающую с выхода первого Значение функции в опорном узле блока 13 памяти, выбранную по адресур 20 интерполяции поступает на вход суммасфоРмиРованномУ счетчиком б; из эна- тора 20 с выхода накапливающего сумчения функции в предыдущем узле ин- матора 12. Сумматор 20 вычисляет зна" терполяции. Процесс повторяется до чения воспроизводимой функции суммитех пор, пока на выходах обеих схем рованием членов интерполяционного

8 и 9 сравнениЯ не сфоРмиРУетсЯ сиг- 25 многочлена по формуле (1). нал запрещения, т.е. не будут выпол- Значение воспроизводимой функции нены УсловиЯ h>X-Х „ и X ?i Хк 8 этом с выхода сумматора 20 поступает на слУчае на выходе элемента И-НЕ 5 ФОР- выход 23 значения функции. мируется сигнал запрещения ("0"), Далее производится вычисление зна" который, поступая на второй вход 30 чения интеграла от воспроизводимой элемента И 4, запрещает прохождение функции. импульсов с тактового входа 3. Про- По адресу, соответствующему номецесс нахождения опорного узла завер- ру опорного узла интерполяции, иэ шен. При этом на выходе счетчика 6 блока 13 памяти выбирается значение присутствует адрес, соответствующий ик

35 нокеру опорного узла ннтерполяанн; (f(x)йх, которое передается на вход на выходе накапливающего сумматора 11, присутствует значение аргумента в сумматора 25. Сумматор 21 вычисляет опорном узле интерполяции, на выходе f(X„) + f(Х), причем f(X ) поступает накапливающего сумматора 12 - значе- 40 на его вход с выхода накапливающего ние функции в опорном узле интерполя- сумматора 12, à f(X) - с выхода сум" ции, на выходе сумматора 10 - Раз- матора 20, и передает, это значение ность между заданным значением аргу- на вход блока 24 умножения. Значение мента и значением аргумента в опорном Х-X поступает с выхода сумматора 10

М узле интерполяции X-Xx. 45 на вход блока 24 умножения, операция

При приходе сигнала запрещения деления на два осуществляется разовым ("0") на вход элемента 22 задержки сдвигом вправо значения Х-Х„, который с выхода элемента И-HE 5 она Формиру- осуществляется соответствующей коммует на выходе 28 готовности результа- тацией. та сигнал разрешения с временной 50 Блок 24 умножения вычисляет значе" задержкой, достаточной для вычисле- . ние второй составляющей формулы (2) . ния значения воспроизводимой функции по формуле (3) и выдает это значение и значения интервала (f(x)dx. Далее - на вход сумматора 25, который ОсущеХо ствляет сложение обоих составляющих производится вь1числение значения вос- формулы (2) и выдает это значение на

55 пРоизводимой функции. Ro адресу, выход 26 значения интеграла. соответствующему номеру опорного уз- При появлении сигнала разрешения ла интерполяции, из блока памяти 13 на выходе готовности результата 28 выбираются значения конечных разнос- внешнее устройство считывает данные

15329"5 с выхода 23 функции и выхода 26 значения интеграла.

Формула изобретения

Цифровое устройство для воспроизведения Функций, содержащее регистр аргумента, счетчик, элемент И, .пер.: вую схему сравнения, блок памяти конечных разностей, первый накапливаю.:щий сумматор, первый блок умножения .и первый комбинационный сумматор, причем тактовый вход устройства сое динен с первым входом элемента И,, выход которого соединен со счетным, входом счетчика, вход аргумента уст- 15, ройства соединен с информационным входом регистра аргумента, выход ко .торого соединен с первым. входом первой схемы сравнения, выходы первого

; блока умножения и первого накапливаю- 2g щего сумматора соединены соответственно с входами первого и второго слагаемых первого комбинационного сумматора, о т л и ч а ю щ е е с я э э тем что с целью повышения точности, 25 в него введены блок задания шага, второй накапливающий сумматор, с вто рого по четвертый комбинационные сум, маторы, вторая. схема сравнения, эле,мент И-НЕ, элемент задержки, блок . памяти коэффициентов, с второго по шестой блоки. Умножения, причем выход, элемента И соединен с тактовыми вхо»

: дами первого и второго накапливающих сумматоров, входы установки p>>> 35 соединены с входом запуска устройства, входом разрешения записи регистра аргумента и входом установки в "О" счетчика, выход которого соединен с адресным входом блока памяти конеч- 4О ных разностей, выходы с первого по ,пятый значений конечных разностей и выход значения интеграла которого соединены соответственно с входами мнОжимого с первогО по пятыи блОкОв 45 умножения и входом первого слагаемого второго комбинационного сумматора, выход которого соединен с выходом значения интеграла устройства, первый выход значения конечной разности блока памяти конечных разностей соединен с информационным входом первого накапливающего сумматора, выход кото- рого соединен с входом первого слагаемого третьего комбинационного сумматора, вход второго слагаемого которого соединен с выходом первого комбинационного сумматора и выходом функции устройства, выход блока задания шага соединен с первым входом второй схемы сравнения и информационным входом второго накапливающего сумматора, выход которого соединен с вторым входом первой схемы сравнения и входом первого слагаемого четвертого комбинационного сумматора, вход второго слагаемого которого соединен с выходом регистра аргумента, выход четвертого комбинационного сумматора соединен с вторым входом второй схемы сравнения, входом множи» теля шестого блока умножения и адресным входом блока памяти коэффициентов, выходы с первого по пятый коэфФициентов которого соединены с входами множителя соответственно с первого по пятый блоков умножения, выходы блоков умножения с второго по пятый соединены с входами соответственно с третьего по шестой слагаемых. первого комбинационного сумматора, выход третьего комбинационного сумматора соединен с входом множимого шестого блока умножения, выход которого соединен с входом второго слагаемого второго комбинационного сумматора, выходы первой и второй схем сравнения соединены с соответствующими входами элемента И"НЕ, выход кото" . рого соединен с вторым входом элемента И и входом элемента задержки, выход которого соединен с выходом готовности устройства.

Составитель А.Зорин

Редактор Л.Пчолинская Техред M.Õoäaíè÷ Корректор А.Обручар

Заказ 8101/54 Тираж 668 Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-издательский комбинат "Патент", r. Ужгород, ул. Гагарина, 101