Система передачи дискретной информации

Система передачи дискретной информации

Иллюстрации

Показать все

Реферат

 

Изобретение относится к электросвязи. Цель изобретения - повышение скорости передачи. Система содержит на передающей стороне синхрогенератор 1, кодирующий блок 2, формирователь 3 сигнала и фильтр 4 передачи, а на приемной стороне - приемный фильтр 5, регенератор 6 сигнала, блок синхронизации 7 и декодирующий блок 8. Цель достигается за счет того, что в данной системе сигнал, передаваемый в канал связи, при использовании многократного биимпульсного кода занимает значительно меньшую полосу частот, чем в прототипе. Даны примеры выполнения кодирующего и декодирующего блоков 2 и 8. 1 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИК (so q K 04 L 17j00

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К А ВТОРСКОМ У СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР (21) 4269571/24-09 (22) 04 ° 05,87 (46) 30.12.89. Бюл, 1 48 (72) Е.Я,Гурвиц и В.k).Îëåùóê (53) 621.393.3 (088.8) (56) Мизин И.А, и др. Передача информации в сетях с коммутацией сообщений. - М.: Связь, 1972, с. 160 ° (54) СИСТЕМЯ ПЕРЕДЯИИ ДИСКРЕТНОЙ ИНфОРМЯЦИИ (57) Изобретение относится к электросвязи. Цель изобретения — повышение скорости передачи. Система содержит

„„Ь0„„1о33013 А 1

2 на передающей стороне синхрогенератор

1, кодирующий блок 2, формирователь

3 сигнала и фильтр 4 передачи, а на приемной стороне - приемный фильтр 5, регенератор 6 сигнала, блок синхронизации 7 и декодирующий блок 8. Цель достигается за счет того, что в дан- . ной системе сигнал, передаваемый в канал связи, при использовании многократного биимпульсного кода занимает зна чительно меньшую полосу частот, чем в прототипе. Даны -:римеры выполнения кодирующего и декодирующего блоков 2 и ". „ 1 ил.

1533013

Изобретение относится к области электросвязи и може; быть использовано для передачи двоич ых сигналов по кабельным линиям и узкополосным ра5 диоканалам.

Цель изобретения - повышение скорости передачи.

На чертеже представлена структурная электрическая схема системы пере- lp дачи дискретной информации.

Система передачи дискретной информации содержит на передающей стороне синхрогенератор 1, кодирующий блок 2, формирователь 3 сигнала и фильтр 4 передачи, а на .приемной стороне приемный фильтр 5, регенератор 6 сигнала> блок 7 синхронизации и декодирующий блок 8, при этом кодирующий блок 2 включает блок 9 задержки, дешифратор 10 трибитов, элемент НE 11, первый — шестой делители 12 — 17 частоты на два, первый - вось:ой элементы И 18 - 25 и элемен ИЛИ 26, а декодирующий блок 8 включает первый элемент И 27, первый элемент 28 задержки, второй элемен- 1, 29, второй элемент 30 задержки, третий элемент

И 31, третий элемент 32 задержки, элемент ИСКЛЮЧ "1АНФ!ЕЕ ИЛИ 33, иЕ Tвертый элемент 34 задержки, элемент ИЛИ 35 и четвертый элемент И 36.

Система передачи дискретной информации работает следующим образом.

Информационная последовательность, подлежащая передаче, поступает через

35 информационный вход на вход кодирующего блока 2. С помощью тактовой последовательности, вырабатываемой синхрогенератором 1 блок 9 задержки пре)

40 образует поступающую информационную последовательность в параллельную форму - трибиTbl, В зависимости От значения симвогов каждого трибита на сООтветствующем ВыхОде дешифратора трибитов появляется управляющий импульс длительностью в три тактовых интервала информационной пос. едовательности.

С другого выхода с нхрогpHf -1тора поступает синхронная последовательность, находящаяся в соотношении 4/3 к тактовой частоте информационной последовательности. ".та тактовая пос55 ледовательность поступает на вход четвертого делителя 15 частоты на два и через элемент НЕ ll на вход первого делителя 12 частоты на два.

ПОСЛЕ даЛЬНЕйШЕГО дЕЛЕНИя Ч" 1с. ты с помощью второг<>, TpETbLI :: О .: и шестого делителей 13,14,16» 1; частоты на два полученные прямые и инверсные последовательности поступают на первые входы первого - восьмого элементов И 18 - 25 соответственно.

При этом при поступлении каждого трибита управляющим сигналом с соответствующего выхода дешифратора 10 трибитов оказывается открытым один из восьми элементов И, сигналы с выходов которых суммируются с помощью элемента 26 ИЛИ.

В предложенной системе восемь исходных трибитов преобразуются в треккратные биимпульсные сигналы в соответствии со следующим правилом:

Исходный трибит Выходной сигнал

000 00001111

001 00011110

010 01111000

011 00111100

100 10000111

101 11000011

110 11110000

111 11100001

Сигнал с выхода кодирующего блока

2 через формирователь 3 сигнала и фильтр 4 передачи поступает на выход системы и далее в канал связи, На приемной стороне поступающий сигнал после фильтрации в приемном фильтре 5 регенерируется регенератором 6 сигнала и поступает на вход декодирующего блока 8. Блок 7 синхронизации осуществляет тактовую и блочную синхронизацию, что необходимо для декодирования. При этом используется свойство принимаемого сигнала, состоящее в том, что вторая половина принимаемых слов является точной логической инверсией их первой половины, Процесс декодирования трехкратного биимпульсного кода (8-разрядных слов) в исходные трибиты происходит по сле" дующему правилу:

»< «=b» З аЖ4. где а — а — первый - третий символы

1 3 получаемого трибита соответственно;

Ь - b - значения символов пер1 вого — четвертого разрядов принимаемого 8разрядного слова;

Система передачи дискретной информации, содержащая на передающей сто" роне синхрогенератор и последовательно соединенные кодирующий блок, формирователь сигнала и фильтр передачи, выход которого является выходом системы, информационным входом которой является информационный вход кодирующего блока, а на приемной стороне - последовательно соединенные приемный фильтр и регенератор сигнала, блок синхронизации и декодирующий блок, выход которого является информационным выходом системы, входом которой является вход приемного фильтра, выход которого соединен с входом блока синхронизации, причем выход регенератора сигнала подключен к информационному входу декодирующего блока, отличающаяся тем, что, с целью повышения скорости передачи, на передающей стороне первый и второй управляющие входы кодирующего блока соединены с соответству.ощими выходами синхрогенератора, а на приемной стороне выходы блока синхронизации подключены к соответствующим сигнальным входам декодирующего блока, 5

Q+ - суммирование по модулю два.

Управляющими сигналами с блока 7

=,.íõðr "аци!: происходит поочередное открывание первого, второго, третьего и четвертого элементов И 27,29,31 и 3Ь при поступлении соответственно первого, второго, третьего и четвертого символов принимаемого слова.

Элемент ИСКЛОЧАЮ0,ЕЕ ИЛИ 33 осуществляет операцию суммирования по модулю два. Величина задержки второго элемента 30 задержки составляет два тактовых интервала частоты поступающего сигнала. C помощью первого, третьего и четвертого элементов 28, 32 и 34 задержки производится необходимая расстановка во времени символов получаемого трибита ° Суммирование символов трибита осуществляется элементом

И 35 °

Сигнал, передаваемый в канал связи, при использовании многократного биимпульсного кода занимает значительно меньшую полосу частот, чем в прототипе, что и обеспечивает повышение скорости передачи. формула изобретения

533013

6 при этом кодирующий блок состоит из последовательно соединенных блока задержки и дешифратора трибитов, элемента НЕ, шести делителей частоты на

5 два, восьми элементов И и элемента

ИЛИ, выход которого является выходом кодирующего блока, информационным и первым и вторым управляющими входами которого являются соответственно информационный и тактовый входы блока задержки и вход элемента НЕ, выход которого соединен с входом первого делителя частоты на два, прямой и инверсный выходы которого соединены с входами второго и третьего делителей частоты на два, прямые и инверсные выходы которых подключены к первым входам первого, второго, третьего

20 и четвертого элементов И, причем прямой и инверсный выходы четвертого делителя частоты на два соединены с входами пятого и шестого делителей частоты на два, прямые и инверсные выходы которых подключены к первым входам пятого, шестого, седьмого и восьмого элементов И, вторые входы которых и вторые входы первого, второго, третьего и четвертого элементов

И соединены с соответствующими выходами дешифратора трибиroe а выходы

I первого - восьмого элементов И и вход четвертого делителя частоты на два подключены к входам элемента ИЛИ и входу элемента НЕ, при этом декодирующий блок состоит из последовательно соединенных первых элемента И и элемента задержки, последовательно соединенных вторых элементов И и эле40 мента задержки, последовательно соединенных третьих элемента И и элемента задержки, последовательно соединенных элемента ИСКЛОЧАЩЕЕ ИЛИ и четвертого элемента задержки, эле45 мента ИЛИ и четвертого элемента И, выход которого и выход второго элемента задержки подключены к входам элемента ИСКПЮЧАЮЦЕЕ ИЛИ, причем входы элемента ИЛИ соединены с выходами первого, третьего и четвертого элементов задержки, первые входы первого, второго, третьего и четвертого элементов И соединены с информационным входом декодирующего блока, выходом и сигнальными входами которого являются соответственно выход элемента ИЛИ и вторые входы первого, второго, третьего и четвертого элементов И.