Приемник многочастотных сигналов

Приемник многочастотных сигналов

Иллюстрации

Показать все

Реферат

 

Изобретение относится к электросвязи. Цель изобретения - повышение помехоустойчивости. Приемник содержит усилитель 1, полосовой фильтр 2, блок фильтров-интеграторов 3<SP POS="POST">-3м</SP>, блок амплитудных детекторов 4<SP POS="POST">-4м</SP>, блок выбора 5 максимального сигнала, эл-т ИЛИ 6, формирователь 7 регистрирующих импульсов. Цель достигается введением г-ра 8 импульсов, распределителя 9, блока аналоговых эл-тов памяти 10<SP POS="POST">-1</SP>°<SP POS="POST">м</SP>, блока сумматоров 11<SP POS="POST">-11м</SP> и вычислительного блока 12. При наличии статистической зависимости между передаваемыми сигналами достигается существенный выигрыш в помехоустойчивости. Приемник по п.2 ф-лы отличается выполнением вычислительного блока 12. 1 з.п.ф-лы, 2 ил.

союз соеетсних социдлистиксних щ.спи лин (р 4 Н 04 I/46

6 . (".0ЖН4Я

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К А ВТОРСНОМУ СВИДЕТЕЛЬСТВУ

ГОсудАРСТВенный кОмитет пО иэОБРетениям и ОтнРытиям орН Гннт сссР

1 (21) 4322933/24-09 (22) 30.10.87 (46) 30.12.89. Бюл. H 48 (71) Киевский политехнический институт им. 50-летия Великой Октябрьской социалистической революции (72) Ф.А.Катков, В.А.Артеменко, A.È.Ролик, В.В.Руденко и В.В.Гетьман (53) 621.394.62 (088.8) (56) Авторское свидетельство СССР

Н 1284007. кл. Н 04 (} 1/46, 1985, (54) ПРИЕМНИК МНОГОЧАСТОТНЫХ СИГНАЛОВ (57) Изобретение относится к электросвязи. Цель изобретения - повышение помехоустойчивости. Приемник содержит

„.SU„„1533020 А 1

2 усилитель 1, полосовой фильтр 2, блок фильтров-интеграторов 3,-3м,блок амплитудных детекторов 4г4м, блок выбора

5 максимального сигнала, эл-т ИЛИ б, формирователь 7 регистрирующих импульсов. Цель достигается введением г-ра 8 импульсов, распределителя 9, блока аналоговых эп-тов памяти 10

10м, блока сумматоров 11-11м и вычислительного блока 12. При наличии статистической зависимости между передаваемыми сигналами достигается существенный выигрыш в помехоустойчивости. Приемник по п.2 Ф-лы отличается выполнением вычислительного блока 12.

I з.п. Ф-лы, 2 ил.

1533020

Изо<>р гение относится к электросвязи и може г быть использовано в системах телемеханики и передачи данных для приема сигналов многопозици5 очной частотной модуля ции.

Цель изобретения - повышение помехоустойчивости.

На фиг.1 изображена структурная электрическая схема приемника многочастотных сигналов; на фиг.2 — структурная электрическая схема вычислительного блс>ка, входящего в его состав.

Приемник многочастотных сигналов содержит входной усилитель 1, полосовой фильтр 2, блок 3 фильтров-интеграторов, блок 4 амплитудных детекторов, блок 5 выбора максимального сигнала, элемент 6 ИЛИ и формирователь 7 регистрирующих импульсов, а также содержит генератор 8 импульсов, распределитель 9, блок 10 аналоговых элеме> тов памяти, блок 11 сумматоров и вычислительный блок 12. 25

Вычислительный блок 12, входящий в состав приемника многочастотных сигналов, содержит регистр 13 сдвига, шифратор 14, постоянный запоминающий блок 15 и цифроаналоговый преобразо30 ватель 1г>, Приемник многочастотных сигналов работаег с,;едующим образом.

Сиг нал и".- канала связи усиливается входным уг иг1и1елем 1 и затем поступает на "Iîrloi ОF304 Фильтр 2, выделяющий полос у ра бс>ч«x час гот, отведенную да нному устрои lву. Далее сигнал поступает на вход блока 3 фильтров-PIHlеграторов, согласованных с принимаемыми

40 сигналами. Блок 4 амплитудных детекторов выде>1не1 ol ибаащие выходных сигi.àjloâ бг >ка 3 фильтров-ин1еграторов. Попучг нные огибающие поступают на сос т ве гс вующие вторые входы блока

11 сумм . гор зв, на первые входы которого пост уп, ii>T сигналы, соответсl вующие значв11иям априорной вероятности поступлс-lI<-i ??">.волов данны:, под1«3HRлов, которые вырабатываются вычислительным блг>ком 12. Блоком 5 выбора

S0 максима.lbHl>I о сигнал произ води1ся проключен lå на выход подканала, суммарный си г чал которого максимал ьный в данный з ачащий момент времени.

Сигналы с выхода блока 5 выбора максима л ь ног;. — и I-I-I3>la выдаются получа гелю информации, а также суммируются элементом 6 ИЛИ. Сигналы с вь1хода элемента 6 ИЛИ BII ывают сраб, < ывач формирователя 7 регистрируюь,:.х им пульсов, вырабатывающего> си. .3л гашения на блок 3 фильтров-интеграторов.

По этому же сигналу происходит запись принятого решения в вычислительный блок 12 и через управляющий вход производится начальная установка распределителя 9. На тактовый вход рас.пределителя 9 поступает импульс;Зая последовательность с генератора 8 имПУЛЬСОВ, ВЫЗЫВаЮЩаЯ Г1ООЧЕРЕДг ОЕ Псяаление импульсов на его первых выходах. Этими импульсами производится запись сигналов априорной вероятности, полученных в вычислительном блоке 12, в ячейки блока 10 аналоговых элементов памяти.

Получение сигналов априорной вероятности в вычислительном блоке 12 происходит следующим образом, В конце каждого значащего момента времени, т.е. в момент фиксации решения, в регистр 13 запись1вается комбинация с выхода блока 5 выбора максимального сигнала, состоящая из одной

"1" и остальных "0". По записанному коду на выходах шифратора 14 появля ется соответствующая кодова*1 комбинация в параллельном виде, которая поступает на одни адресные входы постоянного запоминающего бпока 15. Н<1 другие его адресные входь1: Осту11ают сигналы с распределителя 9, соответствующие номерам подканало . приемни"

Kc3 .

В пОстОЯННОм здпОчинающем б iQI(c

15 в цифровом коде записан i информ ция о значениях натуральнсн t3 логарифма априорных вероятностей появления сигналов в подканалах, Y i. ыва1г>щая статистическую за висимос3ь 1ежду передаваемыми сигí.злами °

ПараЛГ>ЕЛЬНЫй КОд, За Кть .3 С Ш>Й Зиачение натурально- с погарн,:.,л;. аг1риорНОй ЬЕРОЯтНОСтИ тЕКУЩЕг Э ПСДКа 3аяа, преобразуется в соответс" вую:Ilee напряжение цифроаналоговым пре: б аз:вателем 16 и поступает ча сиг. альн1й вход блока 10 аналоговых 3 ементов памяги и записывается в соответствую" щую ячейку блока 10 анаг1оговых элементов памяти. Обновление информации

О логарифме априорной еероятнос,ти происходит во время импу> I ñз гашения, вьрабатываемог0 формиооватег1ем

7 регистрирующий импульсов = учетом текущего принятого решc«ия, 33020 6 памяти, управляющие входы и выходы которого соединены с соответствующим пер выми выходами распределителя и первыми входами блока сумматоров, вторые входы и выходы которого подключены соответственно к выходам блока амплитудных детекторов и входам блока выбора ма ксимального сигнала, выходы которого подключены к информационным входам вычислительного блока, первый управляющий вход которого соединен с вторым выходом распределителя, управляющий вход которого соединен с выходом формирователя регистрирующих импульсов и вторым управляющим входом вычислительного блока, при этом выходы блока выбора максимального сигнала являются выходами приемника.

1.Приемник,многочастотных сигналов, содержащий последовательно соединенные входной усилитель и полосовой фильтр, блок фильтров-интеграторов, блок амплитудных детекторов, блок выбора максимального сигнала и последовательно соединенные элемент

ИЛИ и формирователь регистрирующих импульсов, выход которого подключен к управляющему входу блока фильтровинтеграторов, сигнальный вход и выходы которого подключены соответствен- 2 но к выходу полосового фильтра и.входам блокэ амплитудных детекторов, причем входы элемента ИЛИ соединены с выходами блока выбора максимального сигнала, а вход входного усилителя являешься входом приемника, о т л и ч а ю шийся тем, что, с целью повышения помехоустойчивости, введены последовательно соециненные генератор импульсов и распредел .лтель, блок налоговых,эг ементов памяти, блок . сумматоров " вычислительный блок, еь,ход которо о соединен с сигнальным в-:одом блока аналоговых элементов

Предлагаемый приемник может обеспечить существенный выигрыш в помехоустойчивости при наличии статистической зависимос1и между передаваемыми сигма:i,. ü, ° r асчеты показывают что этот выигрыш может достигать одного порядка по сравнению с прототипом, в котором статистическая зависимость не учитывается.

Форму",àизобретения

2. Приемник по п.1, о т л и ч а ю— шийся тем, что.вычислительный блок содержит регистр сдвига, шифратор, постоянный запоминающий блок и цифроаналоговый преобразователь, выход которого является выходом вычислительного блока, информационными входами которого являются информационные входы регистра сдвига, выходы которого подключены к входам шифратора, выходы которого подключены к первым входам постоянного запоминающего блока, выходы которого соединены с входами цифроаналогового преобразователя, при этом второй вход постоянного запоминающего блока и тактовый вход регистра сдвига являются соответ .твенно первым и вторым управляющими входами вычислительного блока.

533020

Фиа.1

Составитель В ° Зенкин

Редактор А.Долинич Техред Л.Олийнык

Корректор В.Кабаций

Заказ 8108/58 Тираж 626 Подписное

ВЙИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-издательский комбинат Патент", r.Óæroðîä, ул.Гагарина, 191