Устройство для регенерации динамической памяти

Устройство для регенерации динамической памяти

Иллюстрации

Показать все

Реферат

 

Изобретение относится к вычислительной технике и может быть использовано для регенерации динамической памяти ЭВМ. Цель изобретения - повышение быстродействия динамической памяти. Устройство содержит первый 1 и второй 2 генераторы тактовых импульсов, первый 3 и второй 4 триггеры, второй 5 и первый 6 шинные формирователи, блок 7 местного управления, счетчики 8, дешифратор 9, шифратор 10, регистр 11, элемент И 12, элемент ИЛИ 13. Кроме того, устройство содержит вход 16 требования прямого доступа к памяти (ПДП) процессора 14, вход 17 предоставления ПДП, входы-выходы 20 управления памятью, группу выходов 21 и группу входов 22 блока 7 местного управления, вход 23 режима работы блока 7 местного управления, выход 24 сигнала синхронизации, выход 25 сигнала разряжения записи, выход 26 сигнала стробирования, выход 27 сигнала сброса, синхровход 28 блока 7. В исходном состоянии триггеры 3, 4, 52 сброшены, счетчики 8 обнулены. При обращении к оперативной памяти 15 происходит регенерация всех ячеек памяти с заданным адресом строки, и по окончании цикла обращения происходит обнуление счетчика 8, порядковый номер которого совпадает с кодом адреса строки. Запрос на регенерацию ячеек оперативной памяти 15 с данным адресом строки может поступить с выхода данного счетчика 8 только через время T периода регенерации при условии, что за это время процессор 14 больше не обращался с этим адресом строки. Текущие коды счетчиков определяют допустимое время хране

черняков владимир сергеевич+7552080реRмаNеNт мемоRY13 310141 харьков13 310202 харьков, пр.л.свободы 39-232

13 310070 харьков, старошишковская 12-103Изобретение относится к области автоматики и вычислительной техники и является усовершенствованием постоянного запоминающего устройства по а.с. N 746730. Цель изобретения - повышение надежности устройства. Поставленная цель достигается тем, что устройство содержит ключевой элемент 10 и триггер 11. Элемент 10 и триггер 11 автоматически обеспечивают определенную п

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

0% Ш) 534509. А2 (51) 5 G 11 С 7/00

l lr f »; : ..

ОПИСАНИЕ ИЗОБРЕТЕНИЯ н двтсн сномУ СвиДЕтиЛьСтем

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГННТ СССР

1 (61) 1434497 (21) 4390147/24-24 (22) )0.03.88 (46) 07.01.90. Вюл. И 1 (71) Ростовское особое конструкторское бюро (72) F..Â.Блажеевич, Ю.В.Терпугов и О.В.Летнев (53) 681.327.6 {088.8) (56) Авторское свидетельство СССР

Ф 1434497, кл. С 11 С 7/00, 1987. (54) УСТРОЙСТВО ДЛЯ РЕГЕНЕРАЦИИ

ДИНАМИЧЕСКОЙ ПА11ЯТИ (57) Изобретение относится к вычислительной технике и может быть использовано для регенерации динамической памяти 3BN. !!ель изобретения — повышение быстродействия динамической памяти. Устройство содержит первый

I и второй 2 генераторы тактовых импульсов, первый 3 и второй 4 триггеры, второй 5 и первый 6 шинные формирователи, блок 7 местного управления, счетчики 8, дешифратор

9, шифратор 10, регистр 11, элемент И 12 элемент ИЛИ 13. Кроме того, устройство содержит вход 16 требования прямого доступа к памяти

{ПДП) процессора 14, вход 17 предоставления ПДП, входы-выходы 20 управления памятью, группу выходов 21 и группу входов ?2 блока 7 местного управления, вход 23 режима работы блока 7 местного управления, выход

24 сигнала синхронизации, выход 25 сигнала разряжения записи, вход 26 сигнала стробирования, выход 27 сигнала сброса, синхровход 28 блока

7. В исходном состоянии триггеры 3.

4, 52 сброшены, счетчики 8 обнулены. При обращении к оперативной памяти 15 происходит регенерация всех ячеек памяти с заданным адресом строки и по окончании цикла обращения происходит обнуление счетчика 8, порядковый номер которого совпадает с кодом адреса строки.

Запрос на регенерацию ячеек оперативной памяти 15 с данным адресом строки может поступить с выхода данного счетчика 8 только через время Т периода регенерации при условии, что за это время йроцессор 14 больше не обращался с этим, Ю

О адресом строки. Текущие коды счет" ® чиков определяют допустимое время хранения информации для каждой строки оперативной памяти 15, При записи информации в любую ячейку оперативной памяти 15 сигналом.с входа 54 стробирования записи, поступающим на синхровходы тригге ров 52 группы через элемент 51 за-. держки, соответствующий триггер устанавливается в единичное состоя- C7l ние, так как на информационном входе Chl у него присутствует сигнал высокого ффЬ уровня, формируемый дешнфратором 9. фф

Установка триггера 52 группы проис-,(ф ходит только при первоначальной записи информации, элемент 51 задержки также обесчечивает согласование по нагрузочным характеристикам магнст- ф рали процессора 14 с синхровходами триггеров 52 группы. Таким образом из цикла регенерации исключается регенерация ячеек длин памяти, в ко торые не заносилась информация. 3 ил, 1534509

Изобретение относится к вычислительной технике, может быть использойано для регенерации динамической

1 памяти ЗВИ и является усовершенствованием известного устройства по авт. св. Р 1434497.

Целью изобретения является повышение быстродействия памяти.

На фиг.1 приведена функциональная схема устройства; на фиг.2 — схема блока местного управления; на фиг.3 временная диаграмма работы устрой1 стра в режиме регенерации информа ии.

Устройство содержит первый 1 и второй 2 генераторы тактовых импульсов, первый 3 и второй 4 триггеры, второй 5 и первый 6 шинные формирователи, блок 7 местного управления, счетчики 8, дешифратор 9, шифратор

10, регистр 11 элемент И 12, эле1 мент ИЛИ 13, На фиг.1 также приведены элементы ЭВИ, взаимодействующие с устройством: центральный процессор

14 и оперативная память 15. Кроме тбго, чстоойство содержит выход 16 требования прямого доступа к памяти (Г1ДП), процессора 14, вход 17 предоставления ПДП, выход 18 подтвержден я захвата канала (ПЗ), адресные в> оды-выходы 19, входы-выходы 20 управления памятью, группу выходов

21,, и группу входов 22 блока 7 мести го управления, вход 23 режима работы блока 7 местного управления, выход 24 сигнала синхронизации, выход 25 сигнала разрешения записи, выход 26 сигнала стробирования выхОд 27 сигнала сброса, синхровход

29 блока 7 местного управления.

Блок 7 местного управления содержит элементы ИЛИ-HF 29-33, элемент HF. 34, одновибратор 35, элементы И 36-39, триггеры 40-44, элементы И-HE 45&7, элемент ИЛИ 48, одновибратор 49 и резистор 50.

Кроме того, устройство содержит элемент 51 задержки, группу 52 триг,геров, группу 53 элементов И, вход 54 стробирования записи.

Устройство работает следующим образом.

В исходном состоянии триггеры

3, 4, 40-42, 44 и 52 сброшены, триг1

rep 43 взведен счетчики 8 обнулены.

В Импульсы с выхода генератора 2 тактовых импульсов через элемент И 12 и группу элементов И 53 поступают на счетные . входы счетчиков 8, соответствующим адресам строк, к которым было обращение при записи информации в память. На счетные входы счетчиков 8, к которым не было обращения при записи информации в память, импульсы поступать не будут, так как соответсвующие элементы группы И 53 заблокированы низкими уровнями сигналов на соответствующих выходах триггеров 52 группы.

При переполнении одного из счетчиков 8 сигнал с выхода его последнего разряда через элемент ИЛИ 13 поступает на вход установки триггера 3.

Одновременно на выходе шифратора

I0 устанавливается код счетчика 8; (от 0 до n), соответствующий коду адреса строки тех ячеек оперативной памяти, для которых истекло время хранения информации и требуется регенерация.

25 По переднему фронту имгульса генератора 1 тактовых импульсов устанавливается триггер 3, на его прямом выходе вырабатывается сигнал 16 требования прямого доступа (ТПД)

Процессор 14 приостанавливает выполнение операций, освобождает адресную шину 19 и выдает ответный сигнал на вход 17 предоставления

IIgII, устанавливающий триггер 4, который в свою очередь сбрасывает триггер 3, вырабатывает сигнал на выходе 18 подтверждения захвата ка- . нала (ПЗ), а также открывает шинные формирователи 5 и 6.

Сигнал с инверсного выхода триггера 4 запрещает прохождение импульсов генератора 2 тактовых импульсов через элемент И 12 на входы счетчиков 8. Сигнал с прямого выхода триг45 гера 4 поступает в блок 7 местного управления и разрешает установку триггера 40, который взведется после завершения текущего цикла обращения к оперативной памяти 15 и сня50 тия сигналов синхронизации активного устройства (СИА), синхронизации пассивного устройства (СИП), .поступающих на входы 22 блока 7 местного управления, положительным перепадом тактового импульса (ТИ) от генератора 1 тактовых импульсов. Сигнал регенерации (РГН) с прямого выхода триггера 40 поступает через шинный формирователь 6 в оперативную паТекущие коды счетчиков определяют допустимое время хранения информации для каждой строки оперативной памяти 15.

При записи информации в любую ячейку оперативной памяти 15 сигналом с входа 54 стробирования записи поступающим на синхровходы триггеров

52 группы через элемент 51 задержки, соответствующий триггер устанавливается в единичное состояние, так как на информационном входе у него присутствует сигнал высокого уровня,: формируемый дешифратором 9. Установка триггера группы 52 происходит при первоначальной записи информа5 15345 мять 15 и остается активным в тече-— ние всего времени регенерации.

Следующими тактовыми импульсами последовательно взводятся триггер

42, сбрасывается триггер 43 и вэводится триггер 44. Сигналы с. инверсного выхода триггера 43 и прямого выхода триггера 44, собранные на элементе ИЛИ 48, формируют сигнал

СИА, а собранные на элементе И 38 формируют сигнал "Ввод". Сигналы

СИА и "Ввод" поступают в оперативную память 15 через шинный формирователь 6 вместе с кодом адреса строки с выхода шинного формирователя 5. Одновременно код адреса строки поступает на информационные входы регистра 11. Запись в регистр

ll происходит по переднему фронту 20 сигнала на выходе 24 сигнала синхронизации, поступающего из блока 7 местного управления. В ответ на сигнал "Ввод" оперативная память

15 формирует сигнал СИП, поступающий 25 на информационный вход триггера 41, который очередным импульсом ТИ уста1 навливается в единичное состояние, разрешая установку триггера 43 следующим импульсом ТИ При этом с ни 3 мается сигнал "Ввод", в ответ на который оперативная память 15 снимает сигнал СИП. Триггер 41 сбрасывается очередним импульсом ТИ, а. следующим импульсом ТИ сбрасывается триггер 44 и снимается сигнал СИА.

Одновибратор 35 выделяет задний фронт и формирует на выходе 26 сигнала стробирования одиночный импульс, который поступает на управляющий

40 вход дешифратора 9, обнуляя тем самым счетчик 8, соответствующий коду, хранящемуся в регистре I1.

Одновибратор 49 выделяет передний фронт и формирует импульс отрицательной полярности, обнуляя триггер

40 и через элемент НЕ 34 — триггер

4. Снимаются сигналы РГН и ПЗ, цикл регенерации закончен.

Таким образом, может осуществляться регенерация для любой строки оперативной памяти 15. Если в проI цессе работы устройства ни один иэ счетчиков 8 не переполнен, т.е. время хранения информации ни для одной строки не вышло, то работа устройства происходит следующим образом.

В режиме обращения к оперативной памяти 15 процессор 14 устанавлмвает

09

6 на адресной шине 19 код адреса ячейки памяти, а на управляющей шине

?О вырабатываются сигналы управления, поступающие в блок 7 местного управления е входа 22: канальный сигнал синхронизации пассивного устройства (КСИП), канальный сигнал выбора внешнего устройства (КВУ).

Младшие разряды кода адреса, являющиеся кодом адреса строки, по сигналу с выхода 24 блока 7 местного управления при наличии разрешающего сигнала на его выходе 25 сигнала разрешения записи записываются в регистр 11, Запрещающий запись сигнал появляется на выходе блока 7 местного управления при обращении процессора !4 не к оперативной памяти 15, а к регистрам внешних устройств.

При этом не формируется сигнал на выходе 26 блока 7 местного управления.

Так как при обращении к оперативной памяти 15 происходит регенерация всех ячеек памяти с заданным адресом строки, то по окончании цикла обращения к оперативной памяти 15 по сигналу с выхода 26 блока

7 местного управления сигналом с выхода дешифратора 9 происходит обнуление счетчика 8, порядковый номер которого совпадает с кодом адреса строки, хранящемся в регистре 11.

Запрос на регенерацию ячеек оперативной памяти 15 с данным адресом строки может поступить с выхода данного счетчика 8 только через время

Т периода регенерации, при условии, что за это время процессор 14 боль-. ше не обратится. к ячейкам с этим адресом строки.

1534509 цни, при повторном обращении к ячейкам оперативной памяти 15 с этим же адресом строки, триггер 52 остается в установленном состоянии, элемент

51 задержки также обеспечивает со5 гласование по нагрузочным характеристикам магистрали процессора 14 с синхровходами триггеров 52 группы.

Таким образом, из цикла регенера!

О ции исключается регенерация ячеек динамической памяти, в которые не заносилась информация, формула изобретения

Устройство для регенерации динамической памяти по авт. св. -1434497, о т л и ч а ю щ е е с я тем, что, с целью повьппения быстродействия памяти, устройство содержит элемент задержки, группу триггеров, группу элементов И, вход элемента задержки является входом стробирующего сигнала записи устройства, выход элемента задержки соединен с синхровходами триггеров группы, информационные входы которых подключены к соответствующим выходам дешифратора, выходы триггеров группы соединены с первыми входами элементов И группы, выходы которых подключены к счетным входам соответствующих счетчиков, вторые входы элементов И группы подключены к выходу элемента И.

1534509

gi( и(ксм лен жа (РигХ

Составитель А.Скороходов

Редактор Г,Волкова Техред Л.Сердюкова Корректор,0,öèïëå.

Заказ 45 Тираж 477 Подписное

ВНИИПИ Государственного комитета по изобретениям и открьгтиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-издательский комбинат "Патент", r. Ужгород, ул. Гагарина, 101