Устройство для декодирования кодов с минимальной избыточностью

Устройство для декодирования кодов с минимальной избыточностью

Иллюстрации

Показать все

Реферат

 

Изобретение относится к электросвязи и может использоваться в факсимильных системах. Изобретение декодирует код с минимальной избыточностью (например, код Хаффмена) без хранения в блоке 6 величин разрядности каждого кодового слова, что позволяет упростить устройство. Устройство содержит блок 1 выделения маркера (конца строки), формирователь 2 адреса, распределитель 3 импульсов, элемент ИЛИ 4, группу триггеров 5, блок 6 постоянной памяти и преобразователь 7 кода. 1 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

6 11 (19) (И) (51)5 Н 03 M 7 40

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

1. 4

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И OTHPblTHRM

ПРИ ГКНТ СССР

1 (21) 441 1702/24-24 (22) 15.04.88 (46) 15.01.90. Бюл. 9 2 (72) Н.Я. Пирогов и В.И. Подболотов (53) 621.394.67(088.8) (56) Патент ClilA N - 3883847, кл. 340146.1, 1975.

Авторское свидетельство СССР

N0 842785, кл. G 06 F 5/04, 1979 ° (54) УСТРОЙСТВО ДЛЯ ДЕКОДИРОВАНИЯ КОДОВ С МИНИМАЛЬНОЙ ИЗБЫТОЧНОСТЬЮ (57) Изобретение относится к электро2 связи и может использоваться в факсимильных системах. Изобретение декодирует код с минимальной избыточностью (например, код Хаффмена) без хранения в блоке 6 величин разрядности каждого кодового слова, что позволяет упростить устройство. Устройство содержит блок 1 выделения маркера (конца строки), формирователь 2 адреса, распределитель 3 импульсов, элемент ИЛИ 4, группу триггеров 5, блок 6 постоянной памяти и преобразователь

7 кода. 1 ил.

1536511

Изобретение относится к электросвязи и может быть использовано в факсимильной технике, в частности в системах группы G3, рекомендованных MKKTT.

Цель изобретения — упрощение устройства. На чертеже представлена функциональная схема устройства.

Устройство содержит блок 1 выделения маркера (конца строки), форми:рователь 2 адреса, выполненный на распределителе 3 импульсов, элемен" те ИЛИ 4 и группе триггеров 5<-5„+, блок 6 постоянной памяти и преобразователь 7 кода.

Устройство работает следующим образом.

Предварительно в блок 6 записывается значение декодированной величины по адресу, в качестве которого используется кодовое слово из таблиц кода Хаффмена, в конце которого добавляется единица с последующими ну\ ля ми . Если р а эрядн ость кодов or о сл ова меньше максимального значения, то в качестве адреса используется кодовое слово +1+ нули. Поэтому, если кодовое слово в младшем разряде

ЭО имеет нулевой бит, чтобы исключить его влияние на правильность преобразования информации в блоке 6 входным адресом для последнего должно быть кодовое слово с добавленной к нему единицей.

Последовательность двоичных данных, сопровождаемая тактовой частотой, поступает на формирователь 2 адреса и блок 1 выделения маркера. 4О

Блок 1 может быть выполнен из последовательного регистра, выходы которого соединены с входом дешифратора, последний и формирует из потока двоичных данных импульс, характеризующий 45 наличие кодового слова конца строки.

Сформированный импульс с выхода блока 1 производит установку в нулевое состояние через элемент ИЛИ 4 распределителя 3 и триггеров 5. После чего кодовое слово поразрядно начиная со старшего разряда записывается в триггеры 5 при помощи распределителя 3, на вход которого поступают тактовые импульсы, при этом каждый 1. и (ь=1;2,..., n) выход распределителя

3, соединенный с тактовым входом

i-го триггера 5, а также начиная с

2 соединенный с установочным входом (i+1)-ro триггера 5, производит запись дополнительного бита в виде единицы по установочному входу Б.

Таким образом, в блок 6 по адресу, определяемому кодовым словом с дополнительной единицей, может быть записана длина серии элементов изображения факсимильной строки с двоичным коде. Появление информации на выходе блока 6 является началом работы преобразователя 7, который может состоять из блока формирования начала обработки, регистра и блока преобразования кода в число импульсов, которые поступают на выход.

При появлении информации на выходе блока 6, сигнал с блока формирования начала обработки (это может быть подключенный к выходам блока 6 элемент

ИЛИ со схемой синхронизации) перепи-, сывает информацию с блока 6 в регистр преобразователя 7, запускает преобразователь 7 и производит сброс формирователя 2 адреса. Формирователь 2 адреса производит прием следующего кодового слова аналогично приему предыдущего кодового слова.

Таким образом, устройство позволяет декодировать код с минимальной избыточностью (например, код Хаффмена) без хранения в блоке 6 величины разрядности каждого кодового слова.

Формула и з о б р е т е н и я

Устройство для декодирования кодов с минимальной избыточностью, содержащее распределитель импульсов, тактовый вход которого является тактовым входом устройства, группу и п+1 триггеров, где n — разрядность кода, и элемент ИЛИ, выходы разрядов распределителя импульсов, кроме первого и (п+1)-ro разрядов, соединены с входами установки в "1",соответственно первого — (n-1)-ro триггеров группы, отличающееся тем, что, с целью упрощения устройства, в него введены блок постоянной памяти, преобразователь кода и блок выделения маркера, первый вход которого подключен к тактовому входу устройства„ второй вход объединен с информационными входами триггеров группы и является информационным входом устройства, выход блока выделения маркера соединен с первым входом элемента ИЛИ, выход которого соединсн с установочными входами расСоставитель М.Никуленков

Техред М.Дидык Корр е кт ор С . Чер ни

Редактор Л.Пчолинская

Заказ 115 Тираж 642 Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-издательский комбинат "Патент", г.Ужгород, ул. Гагарина,101

5 153651 пределителя импульсов и триггеров группы, тактовые входы триггеров группы подключены к выходам одноименных разрядов распределителя импульсов, выходы триггеров группы соединены с одноименными входами блока постоян1

6 ной памяти, выходы которого соединены с одноименными входами преобразователя кода, первый и второй выходы которого соответственно соединены со вторым входом элемента ИЛИ и являются выходом устройства.