Цифровой фазометр

Цифровой фазометр

Иллюстрации

Показать все

Реферат

 

Изобретение относится к измерительной технике и предназначено для измерения фазовых сдвигов основных гармоник исследуемых сигналов. Цель - повышение точности измерения за счет уменьшения методической погрешности-достигается введением в цифровой фазометр регистров 4, 5, селектора-мультиплексора 6 и счетчика 7. Блок 1 управления содержит дискретизатор 10, элементы 11-13 задержки, элемент ИЛИ 14 и счетный триггер 15. Цифровой фазометр содержит также аналого-цифровые преобразователи 2, 3, вычислитель 8 и блок 9 регистрации. 1 з.п. ф-лы, 2 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К А8ТОРСКОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТ8ЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И OTHPbfTHAM

ПРИ ГКНТ СССР (21) 4412490/24-21 (22) 18.04 ° 88 (46) 23.01.90. Бюл. У 3 (72) В.Н.Чинков, Ю.А.Немшилов, В.Н.Лисьев и В.И.Добровольский (53) 621.317(088.8) (56) Авторское свидетельство СССР

Ф 385236, кл. G 01 R 25/08, 1970. (54) ЦИФРОВОЙ ФАЗОМЕТР (57) Изобретение относится к измерительной технике и предназначено для

ÄÄSUÄÄ 1538146 А1 (51 ) 5 С 01 R 25/08

2 измерения фазовых сдвигов основных гармоник исследуемых сигналов. Цельповышение точности измерения за счет уменьшения методической погрешности — достигается введением в цифровой фазометр регистров 4, 5, селек.тора-мультиплексора 6 и счетчика 7.

Блок 1 управления содержит дискретизатор 10, элементы 11 — 13 задержки, элемент ИЛИ 14 и счетный вычислитель

8 и блок 9 регистрации. 1 э.п. ф-лы, 2 ил.

1538146

Изобретение относится к измерительной технике и предназначено для измерения фазовых сдвигов основных гармоник исследуемых сигналов, Цель изобретения повышение точности. измерения за счет уменьшения методической погрешности.

На фиг.l приведена структурная схема предлагаемого фазометра; íà 10 фиг.2 — временные диаграммы работы блока управления.

Фазоме.р содержит блок 1 управления, аналого-цифровые преобразователи (АЦП) 2 и 3, регистры 4 и 5, селектор-мультиплексор (СМ) 6, счетчик

7, вычислитель 8 и блок 9 регистрации. . Два входа фазометра подключены к информационным входам АЦП 2 и 3. Кро- 20 ме того, первый вход фазометра соединен с sxopoM блока 1 управления, пятый выход которого подключен к входам запуска АЦП 2 и 3. Информацион1 ные (здесь и далее разрядность шин 25 данных К не указывается, так как она зависит от используемой элементной базы) и управляющие выходы АЦП 2 и 3 соединены с аналогичными входами соответственно регистров 4 и 5, выходы 30 которых подключены к первому.и второму входам CM б. Выход CM 6 соединен с четвертым входом вычислителя 8, а третий вход CM б, по которому производится управление его работой, — с четвертым выходом блока 1 управления.

Первый и второй выходы блока 1 управления подключены непосредственно, а третий выход последовательно через счетчик 7 — к одноименным входам вычислителя 8, выход которого соединен с блоком 9 регистрации.

Блок 1 управления содержит дискретизатор 10, элементы 11 — 13 задержки, элемент ИЛИ 14 и счетный триггер

15.

Входов блока 1 управления является вход дискретизатора 10, первый выход которого служит одноименным выходом блока 1 управления. Второй вы-, ход дискретизатора 10 является пятым выходом блока 1 управления, он соединен также с входом элемента 11 задержки. Выход элемента ll задержки подключен непосредственно к первому входу и последовательно через эле-, мент 12 задержки к второму входу элемента ИЛИ 14. Выход элемента ИЛИ 14 является вторым выходом блока 1 управления и соединен с входом элемента 13 задержки. Выход элемента 13 задержки служит третьим выходом бло» ка 1 управления и подключен к входу счетного триггера 15, выход которого является четвертым выходом блока

1 управления, Вычислитель 8 может быть реализован на базе микроЭВМ любого типа, у которой осуществляется прямой доступ к памяти. Необходимость такой организации вычислителя 8 объясняется тем, что процесс формирования кодов мгновенных значений исследуемых сигналов и их обработка производится с различной тактовой частотой.

Фазометр работает следующим образом.

Работа фазаметра начинается с подготовительного этапа. На этом этапе при нажатии кнопки "Сброс" (не показана) дискретизатор 10 и триггер 15 в блоке 1 управления переводятся соответственно в исходное и нулевое состояние, а счетчик 7 обнуляется.

Второй и третий этапы — непосредственно измерительные. На втором этапе осуществляется измерение исследуемых сигналов U„(t) и U (t), в дискретных точках и запоминание кодов

N,q u N q мгновенных значений этих сигналов в оперативное запоминающее устройство (ОЗУ) вычислителя 8. На третьем этапе в фазометре производятся необходимые вычисления.

На втором этапе рабаты фазометра

tl при нажатии кнопки "Пуск (в дискретизаторе 10) или по внешнему импульсу запуска начинает работу блок 1 управления. В течение первого периода сигнала U (t) в дискретизаторе 10 происходит определение периода следования импульсов дискретизации Тч.

Второй период сигнала U „(t), сопровождается появлением импульсов цискретизатора 10 (фиг.2а). Эти импульсы поступают на входы запуска АЦП 2 и 3 и, на вход элемента 11 задержки.

Тем самым на выходах АЦП 2 и 3 формируются коды N1q и N q мгновенных значений напряжений сигналов U,(t) и и U (1), которые затем импульсом Конец преобразования" с соответствующих выходов АЦП 2 и 3 записываются в регистры 4 и 5 промежуточного хранения информации. Запись в регистры

4 и 5 обусловлена тем, что время преобразования АЦП 2 и 3 в общем случае

1538 !46 зависит от уровня исследуемого сигнала в точке дискретизации, а это, в свою очередь, может привести к состязанию потоков данных при их записи в ОЗУ вычислителя. Для устранения

5 состязаний записи информации в ОЗУ вычислителя 8 производятся внешними по отношению к АЦП 2 и 3 импульсами, которые образуются в блоке 1 управле- р ния и управляют не только записью информации, но и сменой адреса ячейки памяти, куда эта информация заносится. Окончание второго этапа сопровождается запуском вычислителя 8 по переднему выходу блока 1 управления (фиг.2б) °

В обобщенном виде работу блока ) управления можно представить следующим образом. По каждому импульсу дискретизации формируется пара импульсов записи (фиг.2в), которая поступает на второй выход блока 1 управления, пара счетных импульсов (фиг.2г), сдвинутых на время 7 по отношению к 25 импульсам записи, поступающим на третий выход блока 1 управления, и сигнал переключения канала CN 6 (фиг.2д), который подается на четвертый выход блока управления. 30

Одновременно с запуском АЦП 2 и 3 импульсы с выхода дискретизатора 10 поступают на вход элемента ll задержки (фиг.l). Для устранения состязаний потоков данных длительность задерж- 35 ки 2, (фиг.2) на этом элементе задают не меньше максимального времени преобразования АЦП 2 и 3. В связи с тем, что в ОЗУ вычислителя- 8 запись информации производится от АЦП 2 и 3, 4р импульс записи, который формируется на выходе элемента ll задержки, дублируется на элементе 12 задержки,-а затем эта нара импульсов объединяет, ся на элементе ИЛИ 14.При этомдлительность задержки элемента 12 задержки задается не меньше суммы времени ь записи информации в ОЗУ вычислителя

8 и времени (фиг.2) смены адреса в счетчике 7. Таким образом, импуль- бп сы дискретизации, сдвинутые на время ь„и + ь + соответственно элементами 11 и 12 задержки, .поступают через элемент ИЛИ 14 на второй выход блока 1 управления и стробиру;ют по второму входу вычислителя 8 запись информации от АЦП 2 и. 3 в ОЗУ.

Для организации смены адреса ячейки ОЗУ„в которую производится запись, импульсы записи с выхода элемента ИЛИ 14 подаются на элемент 13 задержки. Длительность задержки этого элемента устанавливается не меньше времени,д, необходимого для записи информации в ОЗУ вычислителя 8.

Таким образом, на выходе элемента 13, а следовательно, и на третьем выходе блока 1 управления организуются счетные импульсы (фиг.2г), сдвинутые относительно импульсов записи на интервал времени, . Первым счетным импульсом в очередном такте, ограниченном интервалом, триггер 15 переключается в единичное состояние, а по второму счетному импульсу этот триггер переводится в исходное, нулевое состояние. При этом на выходе триггера 15 образуется сигнал (фиг.2д)переключения канала СМ 6, который выводится на четвертый выход блока 1 управления.

После выполнения и тактов преобразования мгновенных значений сигналов U,(t) и U (t) в коды N,q и N q и записи их в ОЗУ вычислителя 8 формирование импульсов дискретизации на втором выходе дискретизатора 10 прекращается, а на его первом выходе снимается потенциал запрета работы вычислителя (фиг,2б). С.этого момента времени начинается третий этап и вычислитель 8 приступает к обработке полученных результатов.

На третьем этапе второй, третий и четвертый входы вычислителя 8 отключаются, и он переводится в автономный режим работы.

Работа фазометра на втором этапе организована таким образом, что п кодов N „q u N q мгновенных значений сигналов U „(t) и U (t) записаны соответственно в п нечетных и и четных ячейках ОЗУ вычислителя 8.

Первая процедура алгоритма работы вычислителя 8 - вычисление кода

М„, равноro к

М, = Х Н! Nq (! 1

При этом из ОЗУ для вычислителя последовательно считываются коды N,q u

N q мгновенных значений сигналов т

U (t) H U (t), коды N, q и И, хранимые в соседних ячейках ОЗУ вычисI лителя 8, перемножаются,а полученные произведения накапливаются. Для сигналов Uq(t) и Ug(t) синусоидальной

1538146 формы с фазовым сдвигом Ч при выполнении первой процедуры получают

Кп U1м Uzh, cos

5 где U и U — максимальные значения

1m сигналов U (t) и Ug(t)j

К вЂ” коэффициент цередачи измерительного тракта фазометра.

1О

Вторая процедура — определение кода М,<, равного

Ny Х

qe(Эта процедура аналогична первой. Разница заключается в том„что коды

Н, <1, мгновенных значений сигнала U<(t) выбираются из ОЗУ вычислителя 8 со и 20 сдвигом на 1 — ячеек. Этим дбстиД гается дополнительный фазовый сдвиг между сигналами U,(t) и U2(t) равный II /2. Результат выполнения второй процедуры, выраженный через параметры исследуемых сигналов U,(t) и U (t), можно записать в следующем виде:

fP

М 2 =КО 1 щ U q „„сов (Ч- -) =

=KnU1ùU з1п q =KnR .

Третья процедура †:вычисление кода М, равного

Му КпКт KnUimU >sing

М = — = — —— — и tg

М KnR, KnU, U cos Ч

И, наконец, заключительная четвертая процедура — непосредственное 40 определение фазового сцвига по формуле

g = arctg N.

Полученное значение фазового сдвига р передается через порт на блок

9 регистрации, а работа вычислителя

8 на этом завершается.

Таким образом, использование предлагаемого изобретения при построении 50 цифровых фазометров позволяет повысить их точность при наличии помех, а также расширить воэможности на основе той же структурной схемы и повысить надежность. 55

Фо р мул а из о б р е т е н ия

1, Цифровой фазометр, содержащий два аналого-цифровых преобразователя, информационные входы которых являются входами фазометра, блок управления, вход которого подключен к информационным входам первого аналого-цифрового преобразователя, вычислитель и блок регистрации, о т л и— ч а ю шийся тем, что, с целью повышения точности измерения фазовых сдвигов основных гармоник исследуемых сигналов, в него введены два регистра, селектор-мультиплексор и счетчик, первый и второй выходы блока управления непосредственно, а третий выход последовательно через счетчик соединены с соответствующими входами вычислителя, выход которого подключен к блоку регистрации, выходы каждого аналого-цифрового преобразователя соединены с входами соответствующих регистров, выходы которых подключены к первому и второму входам селектора-мультиплексора, выход которого подключен к четвертому входу вычислителя, а третий вход — к четвертому выходу блока управления, пятый выход которого подключен к входам запуска аналого-цифровых преобразователей.

2. Фазометр по п.1, о т л и ч аю шийся тем, что блок управления содержит дискретиэатор, три элемента задержки, элемент ИЛИ и триггер, причем вход блока управления является входом дискретиэатора, первый и второй выходы которого являются соответственно первым и пятым выходами блока управления, а второй выход дискретиэатора дополнительно подключен к первому элементу задержки, выход которого соединен непосредственно с первым входом и через второй элемент задержки — с вторым входом элемента ИЛИ, выход которого является вторым выходом блока управления и дополнительно подключен. к третьему элементу задержки, выход которого ,служит третьим выходом блока управления последовательно через триггер соединен с четвертым выходом блока управления.

1538146

Составитель А.Заборйя

Редактор Н.Тупица Текред Я.Ходанич Корректор В. Гирняк

Заказ 168 Тираж 535 Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-издательский комбинат "Патент", г. Ужгород, ул. Гагарина, 101