Синтезатор частот

Синтезатор частот

Иллюстрации

Показать все

Реферат

 

Изобретение относится к радиотехнике. Цель изобретения - повышение спектральной чистоты выходного сигнала. Синтезатор частот содержит г-р 1 тактовых импульсов, накопитель 2 кодов, управляемые линии задержки 3 и 10, блок управления 4, делитель 5 частоты на два, делители 6 частоты, линии задержки 7 и 9 и триггеры 8. Цель достигается за счет улучшения спектральных характеристик устройства путем повышения в нем точности компенсации фазовых ошибок. 1 ил.

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИК (19) (11) 1 А1 (51)5 Н 03 В 19/00

ГООУДАРСТЭЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И OTHPbfTHRM

ПРИ ГКНТ СССР

ОПИСАНИЕ ИЗОБРЕ

К АВТОРСКОМУ» СВИДЕТЕЛЬСТВУ (21) 4388282/24-09 (22) 04 ° 03.88 (46) 23.01.90. Бюл. ¹ 3 (71) Московский электротехнический институт связи (72) В.Г. Лучков, С.В. Шамшин и С.В. Шестериков (53) 621.373.42(088.8) (56) Авторское свидетельство СССР № 1317641, кл. Н 03 В 19/00, 27.12.85.

Авторское свидетельство СССР

¹ 862134, кл. С 06 F 1/02, 27.12.79.

2 (54) СИНТЕЗАТОР ЧАСТОТ (57) Изобретение относится к радиотехнике. Цель изобретения — повьппение спектральной чистоты выходного сигнала. Синтезатор частот содержит г-р 1 тактовых импульсов, накопитель

2 кодов, управляемые линии 3 и 10 задержки, блок 4 управления, делитель

5 частоты на два, делители 6 частоты, линии 7 и 9 задержки и триггеры

8. Цель достигается за счет улучшения спектральных характеристик устрва путем повьппения в нем точности компенсации фазовых ошибок. 1 ил.

1538218

Изобретение относится к радиотехнике и может использоваться в устройствах формирования сложных частотноманипулированных сигналов.

Целью изобретения является повыше5 ние спектральной чистоты выходного сигнала.

На чертеже приведена структурная электрическая схема синтезатора частот.

Синтезатор частот содержит генератор 1 тактовых импульсов, накопитель

2 кодов, первую управляемую линию 3 задержки, блок 4 управления, делитель 15

5 частоты на два, первый, второй..., и-й делители 6 «, 6 «»,..., 6 и частоты, первую, вторую,... »и-ю линии 7«, 7 ...,7„ задержки, первый, второй,...„ и-й TPHrrepbI8«, 8а.. . 8h первую 20 вторую,...,(п-1)-ю дополнительные линии 9«,9,...,9„«задержки и вторую управляемую линию 10 задержки.

Синтезатор частот работает следующим образом.

Принцип работы синтезатора частот основан на цифровом формировании накопителем 2 кодов в фиксированные тактовые моменты времени t,, определенные сигналы на выходе и-го делителя тактовой частоты, кода Лазы К, = К 1 -N ent 30 (К i/N) колебания синтезируемой частоты Йс в соответствии с кодом К

= N - W fЕг,>

40 уменьшается до значения К (r), где

r = erat $i Y. f/Ë). При синтезе частот, находящихся в дробно-кратном соотношении с f значения К (r) отличны от

) нуля. Это указывает на то, что импуль45

cLI переполнения формируются с некотол > рой временной погрешностью I.Ä= Т K (r)/

/К где Т вЂ” длительность одного такf» та, равная 1/fr, и эта погрешность является следствием цифрового накопле-50 ния фазы. Полученная последовательность является неравномерной.

Блок 4 управления осуществляет операцию деления кодов К (г)/К». По-! лученный на его выходах код К (г) = Б — К (r) /К используется для управления линиями задержки. Для снижения временной погрешности последовательхХ (г — — — — ).

1 1

2 4

Ф

В общем случае для работы и-й линии 7„ задержки необходим управляющий сигнал

У„(г) = X,() X,(r) .. .X„() +

+ Х (г) Х,(г) ...Х„(г — )+

1 — ) +

2 «1+«

1 1

+ Х (г) Х„(г) ...X (г) X„(r—

+ Х (г) Х, (r) ...Х„,(r) Х„(г

2 4

2 ... ) °

Однако для нормальной работы линий 7«,...,7 задержки синтезатора частот нет необходимости обеспечивать большую точность формирования их управляющего сигнала. Поэтому приведенное соотношение для нахождения управляющего сигнал а третьей линии 7 задержки Y< (r) можно иси льэовать и для нахождения упра ел я«««.н«х н г налов ности на выходе переполнения накопителя 2 кодов используются работающие последовательности по времени и линий задержки 7«,...,7», и управляемая линия 3 задержки.

Старший разряд Х (г) кода К (г)

= Х„(г) Х «(r) ° X<(г),...., Х„(г) непосредственно используется для управления первой линией 7 задержки: Yz(r)=

= Хо(r). Компенсация фазовых ошибок импульсной последовательности, поступающей на вход первой линии 7 задерж« ки, осуществляется эа счет сдвига части указанных импульсов по сигналу

У (r) на величину, близкую к Т/2. После тактирования с помощью первого триггера 8« эта величина становится равной Т/2. С учетом этого сдвига для управления второй линией 7 задержки необходимо использовать сигнал У« (г)=

Х„(г) Х «(г) Х (г) Х « ir — 1/2), где

X; (r) — инверсия значения Х (r), i

= 0,1,2,...

При нахождении управляющего сигнала третьей линии 7> задержки необходимо учитывать сдвиг выходного сигнала накопителя 2 кодов в первой линии 7«задержки на Т/2 во второй линии 7» задержки на T/4: Yg(r) = Х„(г) X«(r)I« хХ (г) + Х (r)- X«(r) Х (г — — ) +

+ Х (r) ° Х„(г) Х (г — — ) + Х (r) Х,(г)"

5,15382

Y>(r) — Y„(r) последующих линий задержки, т.е.

+ Х,(Г) Х, (r) Х „(r — -)+Х,(г) Х, (r) «

1 1 1

«Х (r — — ) + Х (r) X (r) Х (r- — --)(1)

2 < " 2 4

Сигнал генератора 1 тактовых им-. пульсов поступает на вход и-го делителя 6> частоты, имеющего коэффициент деления m, с выхода которого сигнал, о имеющий частоту, равную fr, поступает на тактовый вход накопителя 2 кодов, на информационный вход которого поступает код частоты с входа устройства.

В накопителе 2 кодов в каждый тактовый момент осуществляется сложение кода частоты с кодом, накопленным в накопителе 2 кодов. В момент переполнения на его выходе переполнения появляются импульсы; последовательность этих импульсов поступает на вход первой линии 7< задержки, где по управляющему сигналу, поступающему с первого выхода блока 4 управления, осуществляется сдвиг части импульсов этой последовательности на величину, близкую к половине периода тактовой частоты.

Полученная на выходе первой линии 7 задержки импульсная последователь1 ность .тактируется сигналом с частотой, равной 2f, полученной делением сигнала генератора 1 тактовых импульсов в первом делителе 6< частоты на величину m<. Сигнал с выхода первого делителя 6, частоты поступает на тактовый вход первого триггера 8<. Про40 тактированная последовательность с выхода первого триггера 8, не содержит ошибок, связанных с неидеальностью задержки первой линии 7, задержки. Эта последовательность поступает на вход

45 второй линии 7 задержки

Вторая линия 7 задержки по сигналу, поступающему на ее управляющий вход с выхода первой дополнительной

50 линии 9„задержки, осуществляет сдвиг части импульсов указанной последовательности на величину, близкую к чет" верти периода тактовой частоты. Первая дополнительная линия 9< задержки. по сигналу, поступающему с первого выхода блока. 4 управления, осуществляет сдвиг части сигнала, поступающего

1 с второго выхода блока 4 управле18 6 ния, на величину, близкую к половине периода тактовой частоты f

Импульсная последовательность, полученная на выходе второй линии 7 задержки после тактирования, которое осуцествляется так же, как и тактирование выходного сигнала первой линии

7< задержки, но с более высокой час- . тотой 4 f поступает на вход третьей линии 7э задержки, принцип действия которой, а также следувцих линий задержки аналогичен. В и-й линии 7 задержки по сигналу, поступающему на ее управляющий вход с выхода (и-1)-й дополнительной линии 9,задержки осуществляется сдвиг части импульсов последовательности, образующейся на выходе (и-1)-го триггера 8>,< осуцествляюцего тактирование выходного сигнала (и-1}-й линии 7„,задержки на величину, близкую к Т/2 . (и-1)-я дополнительная линия 9„,задержки по сигналам, поступаюцим с первых двух выходов блока 4 управления, осуществляет сдвиг части импульсов сигнала, поступающего с и-го выхода блока 4 управления на величину, определяемую соотношением (1).

Полученная на выходе и-й линии 7„ задержки импульсная последовательность

0 тактируется сигналом с частотой 2 f полученным непосредственно от генератора 1 тактовых импульсов. Сигнал тактирования поступает на тактовый вход и-го триггера 8>. С выхода и-го триггера 8 „ импульсная последовательность поступает на вход первой управляемой линии 3 задержки.

Первая управляемая линия 3 задержки осуществляет задержку каждого импульса последовательности, поступающего на ее вход, на величину, определяемув кодами, поступающими на ее вход .управления от второй управляемой линии 1 задержки. Вторая управляемая линия 10 задержки по сигналам, поступающим с первых двух выходов блока

4 управления, осуществляет сдвиг частей сигналов, поступающих с сигнального разрядного выхода блока 4 управления, на величины, определяемые соотношением (1). Сигнал с выхода первой управляемой линии 3 задержки поступает на вход делителя 5, с выхода .которого снимается сигнал, по форме близкий к меандру.

Введение и линий 7,,,..., 7„ задержФ 1 ки, и триггеров 8,,..., 8„, (и-1) до полнительных линий 9<,...,9-„<задерж1538218 ки, второй управляемой линии 10 задержки и п делителей 6„„ ...,6„,частоты позволяет существенно улучшить спектральные характеристики устройства за счет повышения точности ком5 пенсации фазовых ошибок в его схеме.

Точность компенсации фазовых оши бок удается повысить за. счет того, 1 что большая часть задержки, необходи- мой для компенсации фазовых ошибок, реализуется: без ошибок, связанных с конечной точностью изготовления линий задержки, а также температурной нестабильностью и технологическим разбросом параметров элементов ее схемы. и линий задержки (линии 7„,...,7„ задержки) используются лишь...для приближенной компенсации фазовых ошибок выходной импульсной последовательнос- 20 ти накопителя 2 кодов. Требования к этим линиям задержки могут быть очень низкими, так как погрешности их выполнения, а также температурные нестабильности их задержек полностью 25 устраняются за счет тактирования выходных сигналов каждой из указанных линий задержки, в частности выходного сигнала и-й линии 7 задержки, сигналами от генератора 1 тактовых им-30 пульсов. Триггеры 8 „,...,8„, необходимыЕ для тактирования выходных сигналов линий 7,..., 7 > задержки работоспособны на значительно более высоких частотах, чем синтезатор частот и, в частности, основной era узел— накопитель 2 кодов.

В предлагаемом синтезаторе частот осуществляется более полное использование частотных возможностей интеграль 0 ных микросхем. Поскольку на входы триггеров 8<,...,8, использующихся для тактирования выходных сигналов линий 7„,...,7„ задержки, подаются уже сформированные импульсные последова4 тальности с приближенно скорректированными фазовыми ошибками, то все импульсы этих последовательностей внутри каждого из указанных триггеров проходят через один и те же элементы. Поэтому температурные нестабильности и технологический разброс параметров, а в частности задержек самих триггеров

8„,..., 81„ не имеют значения.

Точность работы первой управляемой л 55 линии 3 задержки существенно выше. это связано с тем, что время задержки первой управляемой линии 3 задержки, необходимое для компенсации фазовых ошибок, 2"+ раз меньше, чем в известном синтезаторе. Уменьшение требуемого времени задержки первой управляеn+< мой линии 3 задержки в 2 раз объясняется тем, что максимальное время задержки, обеспечиваемое первой линией 7 задержки, вдвое меньше времени задержки первой управляемой линии задержки, равной.Т, чем в известном синтезаторе. В ряде случаев с целью дальнейшего улучшения спектральных характеристик синтезаторов частот первая управляемая линия 3 задержки может быть выполнена в виде параллельно соединенных линии задержки с неравномерным расположением отводов и мультиплексора.

Все используемые в синтезаторе линии задержки являются управляемыми, безотводными и могут быть выполнены в виде последовательно соединенных неуправляемой линии задержки и двухканального коммутатора.

Формула и з обретения

Синтезатор частот, содержащий накопитель кодов, информационный выход которого соединен с входом блока управления, последовательно соединенные первую управляемую линию задержки и .делитель частоты на два, а также генератор тактовых импульсов, о т л и— ч а ю шийся тем,. что, с целью повышения спектральной чистоты выходного сигнала, введены последовательно соединенные первая линия. задержки, первый триггер, вторая линия задерж ки, второй триггер,...,(n-i)-я линия задержки, (и-1)-й триггер, и-я линия задержки, и-й триггер, выход которого соединен с входом первой управляемой линии задержки, а также и делителей частоты, (и-1) дополнительных линий задержки и вторая управляемая линия задержки, при этом входы и делителей частоты объединены и подключены к выходу генератора тактовых импульсов, вход первой линии задержки соединен с выходом переполнения накопителя кодов, первые управляющие входы (и-1-) дополнительных линий задержек объединены и соединены с управляющим входом первой линии задержки, первым входом управления второй управляемой линии задержки и первым выходом блока управления, вторые управляющие входы второй, третьей,...,(n-1)-й дополнитель1538218

Составитель А. Иышакин

Техред:Л.Сердюкова Корректор О. Кравцова

Редактор И. Дербак

Заказ 172 Тираж 637 Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-издательский комбинат "Патент", г.ужгород, ул. Гагарина,101 ных линий задержек объединены и соединены с сигнальНИм входом первой дополнительной линии задержки, вторым входом. управления второй управляемой линии задержки и вторым выходом блока управления, выходы первого, второго, ...,(и-t)-ro делителей частоты соединены соответственно с тактовыми входами первого, второго,...,(п-1)-го триггеров, выход п-го делителя частоты соединен с тактовым входом накопителя кодов, выход генератора тактовых импульсов соединен с тактовым входом п-го триггера, третий, четвертый,..., (и-2)-й выходы блока управления соединены сдответственно с сигнальными входами второй, третьей,...,(n-!)-й дополнительных линий задержек, выхопы (п-1) дополнительных линий задержек соединены соответственно с управляющими входами второй, третьей. .,п-й линий задержки, сигнальный разряднъп выход блока управления соединен с сигнальным разрядным входом второй ,управляемой линии задержки, выход ,которой соединен с входом управления первой управляемой линии задеряаси.