Устройство контроля качества дискретных каналов связи

Устройство контроля качества дискретных каналов связи

Иллюстрации

Показать все

Реферат

 

Изобретение относится к технике связи. Цель изобретения - упрощение устройства и расширение функциональных возможностей. Устройство содержит дешифратор 1, усилитель - ограничитель 2, частотный детектор 3, формирователь 4 синхроимпульсов, коррелляционный приемник 5, сумматор 6, формирователь 7 сигналов опроса, блок памяти 8, а также панель 9 индикации. Приемник 5 состоит из блока 10 опорных частот, сумматоров 11 по модулю два, интеграторов 12, формирователя 13 тактовых импульсов и блока 14 выбора максимума. Цель достигается путем обеспечения непрерывного контроля качества дискретных каналов связи. 1 з.п.ф-лы, 1 ил.

СВОЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИК (5l )5 -Н 04 В 3/46

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н A BTGPCHOMV СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР

1 (21) 4374222! 24-09 (22} 02.02.88 (46) 23.01.90. Бюл. № 3 (72) А.А.Матусевич, Д.Э.Шелюто, Ю.Е.Белясов, А.Ф.Толочко и С.В.Дядин (53) 621.395 ° 664(088.8) (56) Авторское свидетельство СССР

¹ 1056472А, кл. Н 04 В 3/46, 1981. (54) УСТРОЙСТВО КОНТРОЛЯ КАЧЕСТВА

ДИСКРЕТНЫХ КАНАЛОВ СВЯЗИ (57) Изобретение относится к технике связи. Цель изобретения — упрощение устр-ва и расширение функциональных воэможностей. Устр-во содержит дешиф„,,Я0„„153826О А1

2 ратор 1, усилитель-ограничитель 2, частотный детектор 3, формирователь

4 синхроимпульсов, корреляционный приемник 5, сумматор 6, формирователь

7 сигналов опроса, блок памяти 8, а также панель 9 индикации. Приемник 5 состоит из блока 10 опорных частот, сумматоров 11 по модулю два, интеграторов 12, формирователя 13 тактовых импульсов и блока 14 выбора максимума. Цель достигается путем обеспечения непрерывного контроля качестна дискретных каналов связи. 1 з.п. ф-лы, 1 ил.

1538260

Изобретение относится к технике передачи дискретных сообщений и может б ть использовано для обнаружения ииформационного сигнала и контроля качества канала связи тональной частоты (ТЧ) при малых отношениях сигнал/шум.

Цель изобретения — упрощение устройства и расширение функциональных возможностей путем непрерывного конт оля.

11а чертеже представлена структурíаая электрическая схема устройства контроля качества дискретных каналов !5 сВязи.

Устройство содержит дешифратор l усилитель-ограничитель 2, частотный . етектор 3, формирователь 4 синхроульсов, корреляционный приемник 5, 20 с мматор 6, формирователь 7 сигналов о роса, блок 8 памяти. Кроме того, показана панель 9 индикации.

Корреляционный приемник 5 содерж1ит блок 10 опорных частот, суммато- 25

pit 11 по модулю два, интеграторы 12, формирователь 13 тактовых импульсов и блок 14 выбора максимума.

Устройство работает следующим образом. 30

Смесь сигнала и шума поступает на в «од усилителя-ограничителя 2 и одновременно на вход частотного детек1 тора 2. С выхода усилителя-ограничи- теля 2 после««ояятепьнасть пвямо голь- 35

«алых импульсов поступает на вход

Корреляционного приемника 5, а имен«1о на входы сумматоров 11 по модулю ,«1ва, где складывается с соответствующими опорными сигналами, сформи 1ованными блоком 10 опорных частот.

Далее сигналы поступают на входы ин ".еграторов 12, где заполняются тактоВыми импульсами высокой частоты, сформированнь«ми формирователем 13, и далее подсчитывается количество тактовых импульсов за промежуток времени равный длительности единичной информационной посылки. Совпадение по фазе и длительности периода интегрирования й« с принимаемой величиной посылкой обеспечивается подачей на

Соответствующие входы интеграторов

12 синхроимпульсов, приходящих с формирователя 4 синхроимпульсов., который, в свою очередь, отслеживает моменты нулевого перехода сигнала, Поступающего с выхода частотного детектора 3.

Числовые значения сигналов с выхс дов интеграторов 12 поступают на соответствующие входы блока 14 выбора максимума, где сравниваются в момент прихода синхроимпульса, и сигнал,имеющий наибольшее числовое значение, поступает на вход сумматора 6. Суммирование ведется по Н битам, и в момент прихода импульса опроса с формирователя 7 сигналов опроса информация с выхода сумматора 6 переписывается в определенную К„ зону блока

8 памяти, а сумматор 6 начинает новый цикл подсчета.

Данные блока 8 памяти дешифрируются дешифратором 1 и отображаются панелью 9 индикации, которая масштабирована.

Ф о р м у л а изобретения

1. Устройство контроля качества дискретных каналов связи, содержащее корреляционный приемник, сумматор, о т л и ч а ю щ е е с я тем, что, с целью упрощения устройства и расширения функциональных возможностей эа счет непрерывного контроля, введены усилитель-ограничитель и последовательно соединенные частотный детектор, формирователь синхроимпульсов, формирователь сигналов опроса, блок памяти и дешифратор, выходы которого являются выходами устройства, вход частотного детектора объединен с входом усилителя-ограничителя и является входом устройства, а выход усилителя-ограничителя подключен к первому входу корреляционного приемника. втоптай вход которого соединен с выходом формирователя синхроимпульсов, а выход через сумматор подключен к другому входу блока памяти, другой выход формирователя сигналов опроса подключен к другому входу сумматора.

2. Устройство по п.l, о т л и " ч а ю щ е е с я тем, что корреляционный приемник содержит формирователь тактовых импульсов, блок выбора максимума, четыре сумматора по модулю два, четыре интегратора и блок опорных частот, выходы которого через соответствующие последовательно соединенные сумматоры по модулю два и соответствующие интеграторы подключены к соответствующим четырем входам блока выбора максимума, выход

Составитель В.Камалягин

Техред Л.Олийнык, Корректор С.Черни

Редактор В.Данко

Заказ )74 Тираж 522 Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35,„ Раушская наб., д. 4/5

Производственно-издательский комбинат "Патент", r.Óærîðîä ул. Гагарина, 101

5 1538260 6 которого является выходом корреляцион- выбора максимума, который соединен ного приемника, первым входом кото- с вторыми объединенными входами инрого являются объединенные другие теграторов, третьи входы которых объвходы сумматоров по модулю два, вто- единены и соединены с выходом форми5 рым входом является пятый вход блока рователя тактовых импульсов.