Матричный коммутатор

Матричный коммутатор

Иллюстрации

Показать все

Реферат

 

Изобретение может быть использовано для коммутации электрических цепей, в частности антенно-фидерных трактов. Цель изобретения состоит в повышении надежности работы матричного коммутатора, а также в снижении потребляемой мощности. Матричный коммутатор содержит поляризованные реле, 1-6, логические элементы ИЛИ 8-13, дополнительные логические элементы 14-19, первые входы которых соединены с логическими элементами РАВНОЗНАЧНОСТЬ 20-25, а вторые входы соединены между собой и с элементом И-НЕ 26. Вторые входы элементов ИЛИ 14-19 и РАВНОЗНАЧНОСТЬ 20-25 в каждом столбце объединены и подключены к замыкающим контактам 32-34 управления столбцами и входам элемента И-НЕ 35, а также через балластные резисторы 36-38 к плюсовой шине 7 источника питания. Выходы элементов И-НЕ 29 и 35 соединены со входами элемента И-НЕ 26. Все незадействованные замыкающие контакты подключены к минусовой шине 39 источника питания. Введение элементов задержки 40-45 и запоминающих элементов 46-51 позволяет снизить потребляемую мощность. 1 з.п.ф-лы, 1 ил.

Са!ОЗ СОВЕТСНИХ

СОЦИАЛ 4СТИЧЕСКИХ

РЕСПУБЛИК (51) 5 H 03 К 17/00

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К ABTOPGH0MY СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР (61) 1135006 (21) 4420741/24-21 (22) 04. 05. 88 (46) 30.01.90. Вюл. Ф 4 (72) А.Ф.Зотов, Н.М.Корчевский и А.А.Ушаков (53) 621.382(088.8) (56) Авторское свидетельство СССР

Р 1135006, кл. Н 03 К 17/00, 1983. (54) МАТРЙЧНЫЙ КОММУТАТОР (57) Изобретение может быть использовано для коммутации электрических цепей, в частности антенно-Фидерных трактов. Цель изобретения состоит в повышении надежности работы матричного коммутатора, а также в снижении потребляемой мощности. Матричный коммутатор, содержит поляризованные реле 1-6, логические элементы ИЛИ

8-13, дополнительные логические эле„„SU„„1539984 А 2

2 менты 14-19, первые входы которых соединены с логическими элементами

РАВНОЗНАЧНОСТЪ 20-25, а вторые входы соединены между собой и с элементом И-НЕ 26. Вторые входы элементов

ИЛИ 14-19 и РАВИОЗНАЧНОСТЪ 20-25 в каждом столбце объединены и подключены к замыкающим контактам 32-34 управления столбцами и входам элемента И-НЕ 35, а также через балластные резисторы 36-38 к плюсовой шине

7 источника питании. Выходы элементов И-НЕ 29 и 35 соединены с входами элемента И-НЕ 26. Все незадействованные замыкающие контакты подключены к минусовой шине 39 источника питания. Введение элементов задержки

40-45 и запоминающих элементов 46-51 позволяет снизить потребляемую мощность. 1 з.п.A-лы, 1 ил.

1539984

Изобретение относится к коммута- ционной технике и может быть испольI зовано для коммутации электрических цепей, в частности антенно-фидерных трактов.

Целью изобретения является повышение надежности работы матричного коммутатора за счет исключения возможности сброса набранной коммута", ции ввиду неодновременностн размыка1 ния контактов управления строкой и столбцом, а также снижение потребля, емой мощности.

На чертеже представлена блок-схе:ма матричного коммутатора.

Устройство содержит поляризован. ные реле 1-6, первые выводы обмотки включения и отключения которых сое, динены с плюсовой шиной 7 источника питания, вторые выводы обмоток включения соединены с выходами логичес-!

;ких элементов ИЛИ 8-13, вторые вы,воды обмоток отключения соединены с выходами элементов ИЛИ 14-19, первые, входы которых соединены с логически ми элементами РАВНОЗНАЧНОСТЬ 20-25,,а вторые входы соединены между со бой и с элементом И-. НЕ 26. Первые входы элементов ИЛИ 8»13 и РАВНОЗНАЧНОСТЬ 20-25 в каждой строке объеди.нены и подключены к замыкакицим кон" тактам 27 и 28 управления строками

1 и входам элемента И-НЕ 29, а также ,через балластные резисторы 30 и 31

1 ,к плюсовой шине 7 источника питания. Вторые входы элементов ИЛИ 8-13 и

РАВНОЗНАЧНОСТЬ 20-25. в каждом столбце объединены и подключены к замыканицим контактам 32,33 и 34 унравления столбцами и входам элемента

И-HE 35, а также через балластные резисторы 36,37 и 38 к плюсовой шине 7 источника питания. Выходы элементов И-НЕ 29 и 35 соединены с входами элемента И-ИК 26.

Все незадействованные замыкающие контакты подключены к ьыиусовой шине 39 источника иитаинй °

Выходы элементов РАВНОЗНАЧНОСТЬ

20-25 соединены через элементы 40-45 задержки с входами запоминающих элементов 46-51 соответственно. Вторые входы запоминающих элементов 46"51 соединены с входами элементов 8-13 соответственно. Выходы запоминающих элементов 46-51 соединены с третьими входами элементов 14 19 соответственно.

I5

Матричный коммутатор работает следующим образом.

Учитывая, что в матричном коммутаторе в одной строке или столбце может быть включено всегда только одно реле, а остальные отключены, предположим, что поляризованные реле 2 и б включены и на третьем входе элементов 15 и 19 присутствует

"0" от элементов 47 и 51.

Для включения, например, поляризованного реле 5 замыкают контакты

28 и 33. При этом входы логических элементов ИЛИ 12 и РАВНОЗНАЧНОСТЬ

24 подключаются к минусовой шине, т.е. имеют потенциал логического "О".

На выходе элемента 12 появляется логический нуль, а на выходе элемента

24 — логическая единица. Низкий потенциал с выхода элемента 12 поступает на вход запоминающего элемента 50, на выходе которого также появляется нулевой потенциал„ а также на обмотку включения поляризованного реле 5. На одном из входов элементов И-НЕ 29 и 35 появляется "0" и "1" с нх выходов поступает на элемент И-НЕ 26, низкий потенциал с выхода которого поступает на вторые входы элементов ИЛИ 14-19. На втором и третьем входах элемента ИЛИ 18 присутствует "0", а на нервом входе

"1", следовательно, на выходе элемента ИЛИ 18 " 1", и ток в обмотке отключения поляризованного реле 5 не протекает.

На выходе элементов РАВНОЗНАЧНОСТЬ 21 и 25 появляется "0". Следовательно, на всех трех входах элементов ИЛИ 15 и 19 присутствует "0", на выходах также "0", и по обмоткам отключения поляризованных реле 2 и 6 протекает ток.

Однако одновременно низкий потен-, циал с элементов РАВНОЗНАЧНОСТЬ 21 и 25 поступает через линни 41 и 45 задержки на вход запоминающих элементов 47 и 51. После срабатывания линий задержки "0" появляется на первом входе запоминающих элементов, при этом на их выходе, а следовательно, и на третьих входах элементов 15 и 19 появляется "1".

На выходах элементов ИЛИ также появляется "1", и обмотки отключения, 1 поляризованных реле 2 и 6 обесточиваются, т.е. реле 2 и 6 отключаются.

Кроме того, обеспечивается уменьшение потребляемой мощности коммутатора за счет подключения к источнику питания обмотки отключения асегда только одного поляризованного реле в строке или в столбце, которое

Составитель С.Шевцов !

Редактор Д.Веселовская Техред Л.Олийнык Корректор Т.Палий

Заказ 230 Тираж 652 Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская яаб., д. 4/5

Производственно-издательский комбинат "Патент", r...Ужгород, ул. Гагарина,101

5 15

При этом на выходах остальных элементов строки присутствуют следующие уровни: на выходе элемента 11 — логическая единица, на выходе элемента

23 — логический нуль, на выходе запоминающего элемента 49 — логическая единица, на выходе элемента 17— логическая единица. Следовательно, ток по обмоткам включения и отключения в поляризованном реле 4 не протекает, и состояние этого реле не изменится.

При неодновременном размыкании контактов 28 и 33 на всех входах одного из элементов 29 и 35 появляются высокие потенциалы, следовательно, на выходе - "0", а на выходе двухвходового элемента И-НБ - "1", которая поступает на второй вход элементов

ИЛИ 14-19, и независимо от потенциалов на других входах этих элементов на их выходах появляется "1", и ток в обмотке отключения любого поляризованного реле не появляется. Следовательно, ни одно поляризованное реле не отключается.

Таким образом, за счет введения элементов И-НБ и ИЛИ неодновременное размыкание контактов не приводит к появлению тока в обмотке отключения и, следовательно, к отключению включенного поляризованного реле, т.е, увеличивается надежность коммутатора.

39984 О было включено при предыдущей коммутации.

Формула изобретения

1. Матричный коммутатор по авт.св.

Р 1135006, отличающийся тем, что, с целью повышения надежности, в него дополнительно введены два многовходовых элемента И-НЕ, один двухвходовый элемент И-НЕ и элементы ИЛИ для каждого поляризованного реле, причем выход каждого дополнительного элемента ИЛИ подключен к второму выводу обмотки отключения поляризованного реле, его первый вход соединен с выходом соответствующего элемента РАВНОЗНАЧНОСТЬ, а

20 второй вход - e выходом дополнительного двухвходового элемента И-НЕ, входы которого соединены с выходами многовходовых элементов И-НЕ, при этом входы одного из элементов И-НЕ

25 соединены с замыкающими контактами управления строкой, а другого — с замыкающими контактами управления ,столбцом.

2. Коммутатор по п. 1, о т .л и30 ч а ю шийся тем, что, с целью снижения потребляемой мощности, в него дополнительно введены для каждого поляризованного реле элемент задержки и двухвходовой запоминающий элемент, которые включены последова35 тельно между выходом элемента РАВНОЗНАЧНОСТЬ и третьим входом дополнительного элемента ИЛИ, при этом второй вход запоминающего элемента соединен с выходом основного элемента

4О