Устройство для формирования последовательностей дискретно- частотных сигналов

Устройство для формирования последовательностей дискретно- частотных сигналов

Иллюстрации

Показать все

Реферат

 

Изобретение относится к вычислительной технике и может быть использовано в технике формирования последовательностей дискретно-частотных сигналов, несущих в своей структуре большую степень неопределенности вида формы, длительности сигналов и их ансамблевых характеристик. Целью изобретения является повышение быстродействия устройства. Устройство содержит первый счетчик 1, формирователь 2 остатков, регистр 3, мультипликатор 4, блок 5 выдачи дискретно-частотных сигналов, второй счетчик 6, первый триггер 7, первую группу элементов И 8<SB POS="POST">1</SB>-8<SB POS="POST">м</SB> и вторую группу элементов И 9<SB POS="POST">1</SB>-9<SB POS="POST">м</SB>, первую группу элементов ИЛИ 10<SB POS="POST">1</SB>-10<SB POS="POST">м</SB>, блок 11 сумматоров по модулю два, третью группу элементов И 12<SB POS="POST">1</SB>-12<SB POS="POST">м</SB>, третий счетчик 13, второй триггер 14, вторую группу элементов ИЛИ 15<SB POS="POST">1</SB>-15<SB POS="POST">м</SB>, шифратор 16, четвертый счетчик 17, элемент ИЛИ 18, пятый счетчик 19, четвертую группу элементов И 20<SB POS="POST">1</SB>-20<SB POS="POST">м</SB>. 1 табл., 1 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (19) (10;. (51)5 С Об F 15/20

А1

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТ0РСНОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОП(РЫТИЯМ

ПРИ ГКНТ СССР (21). 4402888/24-24 (22) 04.04.88 (46) 07.02.90. Бюл. Н 5 (72) <О.В. Стасев, И.Д. Горбенко ..

К.И. Хударковский и И.А. Сидоренко (53) 681. 325 (088. 8) (56) Авторское свидетельство СССР

У 849895, кл. G 06 F 15/20, 1978-, Авторское свидетельство СССР

1203533, кл. G 06 F !5/20, 1986.

Авторское свидетельство СССР

9 1444801, кл. G 06 F 15/20, 16.11.87.

2 (54) УСТРОЙСТВО ДЛЯ ФОРМИРОВАНИЯ

ПОСЛЕДОВАТЕЛЬНОСТЕЙ ДИСКРЕТНО-ЧАСТОТНЫХ СИГНАЛОВ (57) Изобретение относится к вычислительной технике и может быть использовано в технике формирования последовательностей дискретно-частотных сигналов, несущих в своей структуре большую степень неопределенности вида формы, длительности сигналов и их ансамблевых характеристик. Целью изоб-. ретения является повышение быстродей1541627 ствия устройства. Устройство содержит первый счетчик 1, формирователь 2 остатков, регистр 3, мультипликатор 4, блок 5 выдачи дискретно-частотных сигналов, второй счетчик 6, первый триггер 7, первую группу элементов

И 8„-8,„ и вторую группу элементов

И 9 -9„„, первую группу элементов

Изобретение относится к вычислительной технике и прикладной матема- 15 тике и может быть использовано в технике формирования последовательностей дискретно-частотных сигналов, несущих в своей структуре большую степень неопределенности вида формы, 20 длительности сигналов и их ансамблевых характеристик.

Целью изобретения является повышение быстродействия устройства.

-Для формирования последовательности дискретно-частотного сигнала необходимо построить мультипликативную группу поля GF (р„ ), имеющую вид а = 1; а, =9 (пюйр ); а =

=g, (modp, ), ..., à, =e (modp; ), где 9; — первообразйый элемент поги

GF(р„ ). Известно, что элементы мультипликативной группы обладают след,— ющим свойством:

a„a p. <1 „= 1 {modp, ) .

Таким образом, зная а „ элемент поля GF(p,), можно вычислить а(р,) „ элемент, что связано с операцией срав кения, которая эквивалентна операции коммутации. Это требует значительно 40 меньших временных затрат, чем операция умножекия. Поэтому в устройстве операции умножения, вычитания и ком- . мутации производятся параллельно.

На чертеже представлена функцио- 45 нальная электрическая схема устройстваа.

Устройство содержит первый счетчик 1, формирователь 2 остатков, регистр 3, мультипликатор 4, блок 5 выдачи дискретно-частотных сигналов, второй счетчик 6, первый триггер 7, первую группу элементов И 3,-8,„, вторую группу элементов И 9,-9» первую группу элементов ИЛИ 10,-10 „ блок 11 сумматоров по модулю два, 55 третью группу элементов И 12,-12», третий счетчик 13, второй триггер 14, вторую группу элементов ИЛИ 1 51-15„„

ИЛИ 10„-10,„, блок 11 сумматоров по модулю два, третью группу элементов

И 12„-12„„, третий счетчик 13,. второй триггер 14, вторую группу элементов

ИЛИ 15)-15,„, шифратор 16, четвертый счетчик 17, элемент ИЛИ 18, пятый счетчик 19, четвертую группу элементов И 20 -20,„. 1 табл., 1 ил. шифратор 16, четвертый счетчик 17, элемент ИЛИ 18, пятый счетчик 19 и четвертую группу элементов И 20 -20 .

Устройство для формирования последовательностей дискретно-частотных сигналов работает следующим образом.

Первоначально счетчики 6, 13, 17 и 19 находятся в нулевом состоянии, а триггеры 7 и 14 - в единичном (на первом выходе действует единица).

Перед началом работы в мультипликатор 4 записывается двоичный код числа первообразкого элемента О; соответствующего поля Галуа GF(p, ) и код числа р; элементов поля GF(p;)

Подачей импульса запуска на входы мультипликатора 4 и блока 5 выдачи дискретно-частотных сигналов устройство включается в работу, на основании этого импульса блок 5 выдачи дискретно-частотных сигналов начинает выдавать тактовые импульсы. На основании данных импульсов мультипликатор умножает 8; на единицу, а по окончании умножения выдает по своему выходу управления импульс установки в исходное состояние на счетчик 1 и регистр 3 и затем в каждый тактовый момент выдает в формирователь 2 код результата умножения. Формирователь

2 формирует остатбк от числа по модулю р, и выдает результат в регистр 3, Последний выдает остаток по модулю на входы мультипликатора 4. Этот остаток результата умножения единицы на 9; по модулю p, и является первым элементом а, мультипликативной группы поля Галуа GF(p, )°.

Мультипликатор 4 выдает первый элемент а, ка входы блока 5 через открытые элементы И 12 -12 третьей группы, эл менты И361 15,— 15» открытые элементы И 8„-8 первой группыи эле" менты ИЛИ 10, -10 . В то же время числа в двоичном коде поступают на первый

BxoJI блока 11 сумматоров IIo модулю

Р; а

2 3 5 7 1 1 13 17 19

1 1 1

7 9 10

9 6 13

10 13 5

8 7 4

1 1 1 1 1

2 3 4 6

2 5 4

4 2 3

3 9

2

4

15 два, на второй вход которого постуЕае1 код числа р, . В блоке 11,сумматоров по модулю два происходит поразрядное- суммирование двоичных чисел без переноса, что соответствует вычитанию числа а„из р, .

Например, а„ = 2; р, = 7. В двоичном коде а„, = 010, p, = 111; р, - а„=

= a(p. » (+ > = 101 или в десятичном коде а(р »1 2+ „ = 5.

Триггер 7 под воздействием импульса со счетчика 6, который считает по модулю К», где К„ — число тактов, необходимое для записи а„ числа в блок 5 выдачи дискретно-частотных сигналов, переходит в нулевое состояние (на первом выходе — ноль, а на втором инверсном — единица), запирает группу элементов И 8„-8„„ и открывает вторую группу элементов И 9» -9 .

Через открытую группу элементов

И 9»-9щ и элементы И 10,-10п, код числа a(p — ) д поступает на второй 1 — вход блока 5 выдачи дискретно-частотных сигналов.

Второй триггер 14 под воздействием импульса со счетчика 13, который считает по модулю К, где К - число тактов, необход и a (p,) (a + n числа в блок 5 выдачи ! дискретно-частотных сигналов (К ) К,), переходит в нулевое состояние (на первом выходе - ноль, а на втором инверсном — единица), запирает третью группу элементов И 12»-12„, и открывает четвертую группу элементов И

20»-20 . Через открытую группу элементов И 20,-20,„ и элементы ИЛИ

15» - 15 код числа а» p,) и поступает на первый вход блока 11 сумматоров по модулю два, на второй вход которого поступает код числа р,, Нахождение а

41627 6

Реализовать такой шифратор можно -по известным схемам.

В блоке 11 производится нахождение ,Кора числа a(p,)-â-»Ð-г)й а (р- )/2-„

:по описанному алгоритму. После поразрядного суммирования по,модулю два код числа a(p,)(rz», через открытые элементы И 9»-9,„ второй группы и элемента ИЛИ 10»-10,„ поступает в блок 5 выдачи дискретно-частотных сигналов..

По истечении К тактов, где К эчисло тактов, необходимое для нахождения и записи а„, а»р.,),2 и и

15 a (, ») и элементов поля Галуа

GF(p„), пятый счетчик 19 вырабатыва.ет на своем выходе импульс, который через элемент ИЛИ 18 переводит триггер 7 в начальное состояние. Тем са20 мым код числа а<р., » »т начинает поступать на вход блока 5 выдачи дискретно-частотных сигналов через открытые элементы И 20»-20, элементы ИЛИ 15»-15», элементы И 8,-8„„

25 и элементы ИЛИ 10,-10 . По истечении

К».тактов, где К вЂ” число тактов, необходимое для нахождения и записи

a (p,-»lent». ° a(О - ) I 2-и а (р.,) и элементов поля СГ(р, ), четвертый счетчик 17 переводит триг30 гер 14 в начальное состояние. По сигналу управления с выхода мультиплексора 4 переводятся счетчик 1 и регистр 3 в нулевое состояние. Далее в мультипликаторе 4, на следующем этапе, 35 происходит умножение а» элемента поля

Галуа на первообразный элемент О; и таким образом повторяется указанный цикл операций и формируются последующие элементы мультипликативной группы поля GF(p;). В результате на входе блока выдачи дискретно-частотных сигналов появляется последовательность элементов мультипликативной группы поля СР(р, ).

Последовательность параллельных двоичных кодов остатков поступает в блок 5, где происходит образование сложных сигналов в соответствии с

gp информацией модуля Г;.

Кроме возможности быстрого формирования дискретно-частотныхсигналов, данное устройство позволяет манипулировать значениями 8 и р; .

Формула изобретения

Устройство для формирования последовательностей дискретно-частотных

1541627

Со с тав ит ель А. Ив ано в

Техред М.,Цидык Корректор О. Ципле

Редактор О. 10рковецкая

Заказ 282 Тираж 566 Подписное

ВИИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно †издательск комбин, т "Патент, г.Ужгород, ул. Гагарина,101 сигналов, содержащее первый и второй счетчики, формирователь остатков, регистр, мультипликатор, блок выдачи дискретно-частотных сигналов, блок сумматоров по модулю два, первый

5 триггер, первую и вторую группы элементов И, первую группу элементов ИЛИ, причем управляющий выход мультипликатора соединен с входами обнуления регистра и первого счетчика, вход запуска устройства соединен с одноименными входами мультипликатора и блока выдачи дискретно»частотных сигналов, выход тактового сигнала кото15 рого соединен со счетными входами первого и второго счетчиков и входами синхронизации регистра и мультипликатора„ последовательный выход данных которого соединен с последовательным входом записи данных фор20 мирователя остатков, первый и второй параллельные входы записи данных которого соединены соответственно с выходами данных первого счетчика и ре- 25 гистра, выход данных которого соединен с информационным входом мультипликатора, вход задания кода размерности поля Галуа которого соединен с первым входом блока сумматоров по модулю два и является первым входом задания режима устройства, второй вход задания режима которого соединен с входом задания кода числа первообразного элемента поля Галуя мух.ьтипликатора, выход данных формирова35 теля остатков соединен с информационным входом регистра, разряды второго входа блока сумматоров по модулю два соединены с первыми входами элементов И первой группы, вторые входы которых соединены с прямым входом первого триггера, инверсный выход которого соединен с первыми входами элементов И второй группы, вторые входы которых соединены с разрядами выхода блока сумматоров по модулю два, выходы элемечтов И первой группы соединены с первыми входами элементов ИЛИ первой группы, вторые входы которых соединены с выходами элементов И второй группы, выходы элементов ИЛИ первой группы соединены с информационным входом блока выдачи дискретно-частотных сигналов, выход которого является выходом дискретно-частотного сигнала устройства, выход переполнения второго счетчика соединен с входом сброса первого ь триггера, о т л и ч а ю щ е е с я тем, что, с целью повышения быстродействия устройства, в него введены с третьего по пятый счетчики, третья и четвертая группы элементов И, вторая группа элементов ИЛИ, второй триггер, шиФратор, элемент ИЛИ, причем первый вход элемента ИЛИ соединен с входом обнуления первого счетчика, а выход — с входом установки первого триггера, выход тактового сигнала блока выдачи дискретно-частотных сигналов соединен со счетными входами третьего, четвертого и пятого счетчихов, выход переполнения ко торого соединен с вторым входом элемента ИЛИ, выход переполнения третьего счетчика соединен с входом сброса второго триггера, первый вход установки которого соединен с выходом переполнения четвертого счетчика, второй вход установки второго триггера соединен с управляющим выходом мультипликатора, выход данных которого соединен с первыми входами элементов

И третьей группы и входом шифратора, выход которого соединен с первыми входами элементов И четвертой группы, выходы элементов И третьей и четвер-. той групп соединены соответствепно с первыми и вторыми входами элементов ИЛИ второй группы, выходы которых соединены с первыми входами элементов

И первой группы, прямой выход второго триггера соединен с вторыми входами элементов И третьей группы, а инверсный - с вторыми входами элементов И четвертой группы.