Контроллер измерительного преобразователя

Контроллер измерительного преобразователя

Иллюстрации

Показать все

Реферат

 

Изобретение относится к автоматике, измерительной и вычислительной технике и позволяет осуществить преобразование и восстановление сигналов частотных датчиков в динамическом режиме. Цель изобретения - упрощение устройства и повышение точности восстановления сигналов с измерительного преобразователя за счет компенсации его статических и динамических погрешностей. Упрощение достигается генерированием двух функций в процессе преобразования, что позволяет исключить из состава устройства матричный умножитель и регистры. Расширение функциональных возможностей обеспечивается за счет введения второго число-импульсного умножителя 7 и связи его выхода с информационным входом-выходом блока 5 управления и фильтрации, что дает возможность реализовать рекурсивную составляющую в выражении для цифрового фильтра. 10 ил.

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИК

„„SU„,1541632

А1 (51) 5 G 06 F 15/353

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н Д BTOPCHOMY СВИДЕТЕЛЬСТВУ

©и

4й

Ж (е

М теля; на фиг. 2 и 3 — алгоритм работы контроллера и формат коэффициентов A, и В, ; на фиг. 4 — вариант построения формирования число-импульсного кода; на фиг. 5 и 6 — временные диаграммы формирования числоимпульсного кода N на фиг. 7 график, поясняющий принцип Аормиро, вания переменных у„ и Ц„; на фиг.

8 и 9 — варианты реализации первого и второго число-импульсных умножителей; на фиг. 10 — вариант построения блока управления и фильтрации.

Контроллер измерительного преобразователя содержит формирователь 1 число-импульсного кода, первый числоимпульсный умножитель 2, первый блок

3 памяти, счетчик 4, блок 5 управлеГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР (21) 4443585/24-24 (22) 17.06.88 (46) 07.02,90..Бюл. № 5 (71) Рязанск;N радиотехнический институт (72) С.В. Соломаха, Г.A. Ухов и А, Г. !!!евяков (53) 681.325(088, 8) (56) Авторское свидетельство СССР № 124!219, кл. Г 06 F 1/02, 1984.

Авторское свидетельство СССР № 1462357, кл, Г 06 F 15/353, 1986. (54) КОНТРОПЛ!.Р ИЗМЕРИТ!. ЛЬ!!ОГО ПРЕОБРАЗОВАТЕЛЯ (57) Изобретение относится к автоматике, измерительной и вычислительной технике и позволяет осуществить преобразование и восстановление сигналов

Изобретение относится к автоматике и измерительной технике и может быть использовано в качестве корректирующего звена импульсных и цифровых нелинейных систем управления, а также в составе цифровых измерительных средств для восстановления сигналов частотно-импульсных датчи- ° ков при выполнении динамических измерений.

Цель изобретения — упрощение устройства и повышение точности восстановления сигналов с измерительного преобразователя за счет компенсации его статических и динамических погрешностей.

На фиг. 1 представлена схема контроллера измерительного преобразова2 частотных датчиков в динамическом режиме. Цель изобретения — упрощение устройства и повышение точности восстановления сигналов с измерительного преобразователя за счет компенсации его статических и динамических погрешностей. Упрощение достигается генерированием двух функций в процессе преобразования, что позволяет исключить из состава устройства матричный умножитель и регистры. Расширение функциональных возможностей обеспечивается эа счет введения второго число-импульсного умножителя и связи его выхода с информационным входомвыходом блока управления и фильтрации, что дает возможность реализовать рекурсивную составляющую в выражении для цифрового фильтра. 10 ил.

1541632 ния и фильтрации (микропроцессор), первый коммутатор 6, второй числоимпульсный умножитель 7, второй коммутатор 8 и второй блок памяти 9.

Формирователь 1 число-импульсного кода содержит (фиг. 4) элемент ИЛИ 10 генератор 11 импульсов, триггер 12, элементы И 13-15, триггер 16, счетчик 17, схему 18 сравнения, регистр

19, счетчик 20, схему 21 сравнения, регистр 22, элемент И 23, элемент

2И-ИЛИ 24, элемент 25 и 26 задержки и элемент ИЛИ 27., Первый число-импульсный умножитель 15

2 содержит (фиг. 8) накапливающий сумматор на регистре 28 и комбинационном сумматоре 29. Второй числоичпульсный умножитель 7 содержит (фиг. 9) элемент ИПИ 30, накапливающий сумматор на регистре 31 и комбинационном сумматоре 32, а также группу элементов И 33 °

Блок 5 (фиг. 10) выполнен на элементе И 34, операционном блоке 35, формирователе 36 вектора прерывания, вспомогательном регистре 37 и элементах И 38-40.

Предлагаемый контроллер измерительного преобразователя (ИП) нри обработ-30 ке входного сигнала, представленного

Л в виде частоты Р,!, или периоде с следования импульсов реализует r оотношение рля цифрового фильтра

М

2в = с .К!У!-! + 2 ; 2в ! (1) =о приведенное к виду

М

g у!! +,7 К у!! + 1>; z (2)

j=! =!

40 где g!,...., g>, ... g„, Ь,, b ..., Ьм — коэффициенты нерекурсивной и рекурсивной частей фильтра;

y=f 1(х„) -дискретная функция,обратная статической нелинейности ИП.

Произведение я у„ также представ- 45 лено функциональной зависимостью вида — 1

U> f (х„) = g f (х„) (3)

Дискретное значение х „аргумента 50 функции формируется в и-ные моменты времени в виде число-импульсного кода формирователем 1 число- импульсного кода по соотношению (4) !. (при изменении входного сигнала как частоты) или (5) (при изменении входного сигнала как периода) путем подсчета количества импульсов частоты F> sa образцовый интервал времени Т = о в первом случае или количества импульсов образГ цовой частоты F в периоде Т = „ во втором.

Число-импульсный код х„, поступая на число-импульсные операционные блоки 2, 4 и 7, преобразуется в двоичные коды y„ H U> по соотношениям кусочно-линейной аппроксимации функций f (х ) и 1„(х,„): х„- х!!, У„- "Уп, " КУ, — уи —, (6) х „— х!!, Ull я !! 2Р (7) где х!!, 2 (8) g у; и h Ц; — приращения между узловыми ординатами функций f (х ) и

1!,(х„} (фиг.7), которые хранятся во втором блоке памяти„.

2 — шаг равномерной кусочно-линейной аппроксимации функций

f (x„) f (x„) (фиг. 7), Одновременно с функциональным преобразованием (6) и (7) в течение интервала времени Т осуществляется вычисление суммы

К м

8 У!! 1 +, о; 2 !!;

1--1 1=! с помощью микропроцессора 5. Для ее вычисления используются значения у и z сформированные на нре-!!- 3Ъ-1 Э дыдущих шагах (п-j), (n-i), и коэффициенты g, j = 1,N; b, i = 1,М, хранящиеся в первом блоке 3 памяти.

В результате к моменту окончания периода Т формируются значения U!,, у „

H S Значение 8„ через коммута!ор

6 передается из микропроцессора 5 в число-импульсный умножитель 7, где прибавляется к его содержимому, т.е.

2 = U + Я„, (9)

Значение у„с выхода число-импульсного умножителя 2 через коммутатор 6 переписывается во второй блок 9 па5

1 r) мяти, куда через коммутатор 8 занисы- в ается также код z z .

Таким образом, в кон тролле ре за

L. счет, распараллеливан ия вычислений совмещены операции функционального преобразования частоты F â коды у„

= f (х))) и Бп = f (õ„) и вычисления

N М суммы у g + +b z ) что по

j=(=< зволяет сохранить быстродействие. Использование блока 3 памяти для хранения ограниченного числа коэффициен-. тов функции Гс (хп) дает возможность избежать операции умножения многоразрядных значений g и Г (х„) и тем самым исключить из состава устройства сложный по аппаратуриым затратам матричный умножитель и дополнительные регистры, В исходном состоянии контроллера в первый блок 3 памяти по адресам шины A фиксируемым в счетчике 4, занесены с шины данных D через канальный приемопередатчик коды A

13

А в ° ° А„и 1., ° ° е, В, ° ° °, В . В 16-разрядной сетке коэффи1 циентов А; и В; располагаются по два

8-разрядных коэффициента 6,y;, KU; и б у+ 6 U» соответственно (фиг. 3) .

У

Это обеспечивает выбор коэффициентов по одинаковым адресам и одновременное воспроизведение двух функций

Г (х ) и. f (x, ) . Паличие двух типов о и °

+ + коэффициентов g у, 60 и g у, 6 U г обусловлено различием кривых f (хп) и f (х ) нри описании статической с и нелинейной характеристики ИП при периодной и частотной обработке Р„.

Поэтому принято в режиме частотной, обработки (4) использовать коэффициенты Ау и 611;, а при периодной об1

» » рабо гке (5) — Q у; и Д U .. Адресное поле выбора А у, 6 U или б У., определяется состоянием старшего разряда счетчика 4 (например О À, 1- В). Но второй блок 9 памяти занесены через шину данных D по адресам шины А значения коэффициентов gE, ния кодов образцового интервала N интервала дискретизации N и программа работы микропроцессора 5. Ячей ки области памяти, выделенные для хранения кодов у)) ) у)), ) ° ° ° ) у)) - М и к)), z),,, ..., zä,„, установлены

Перед началом работы контроллера счетчик 4 и число-импульсные умножи4 1 632

6 тели 2 и 7 обнулены, коммутаторы б и 8 имеют высокоимпедансное состояние. В формирователе 1 число-импульсного кода установлены в "0" триггеры

12 и 16, счетчики 17 и 20 и регистры

19 и 22.

По внешнему сигналу R осуществляется запуск микропроцесаора 5, кото10 рый управляет работой всего устройства и вычисляет значение S>, В соответствии с алгоритмом его работы в регистры 19 и 22 заносятся коды N <. и N сигналами, и Q сЬответствен"п

15 о °

По сигналу Q через элемент ИЛИ

10 триггер 12 устанавливается в "1", т.е. G 1. С этого момента времени

20 при состоянии разряда Ао = 0 регистра 19 начинает формироваться интервал времени с схемой, состоящей из регистра 19, схемы 18 сравнения, элемента 25 задержки и счетчика 17, на

25 вход которого поступает огерная частота Р через элемент И 14. Потенцио алы С = 1 и Ас = 0 позволяют импульсам входной частоты Е„проходить через элемечт 2И-ИЛИ 24 на его выход

3Q и далее на число-импульсные умножители 2 и 7 и счетчик 4. В момент времени, когда код в счетчике 17 достигнет значения, кода в регистре 19, на выходе схемы 18 сравнения формируется импульс Р, (фиг. 5), который через элемент 25 задержки сбрасывает в "0" счетчик 17 и триггер 12, прекращая формирование импульсов на выходе элемента 2И-ИЛИ 24 и запирая

40 вход опорной частоты F элемента

И 14 ° Таким образом осуществля|от преобразование частоты Fx çà интерл г

"о

Аналогично схемой, состоящей из

45 регистра 22, схемы 21 сравнения, элемента 26 задержки, счетчйка 20 и элемента И 15, открытого потенциалом Вс = 1, формируется интервал л

По окончании интервала с))

5Q импульс Pr снова устанавливает триггер 12 в "1" через элемент ИЛИ 10 и определяет начало очередного интервала дискретизации.

При периодном измерении частоты

55 в каждом интервале дискретизации, режим по выражению (4), элемент И 14 заперт потенциалом А = 1 элемент

И 13 открывается для сигнала Р„ потенциалами G u A Ïåðâûé же, импульс

1541632

55 частоты Fq проходит на счетный вход триггера 16 и по заднему фронту устанавливает его потенциал t в "1", который позволяет импульсам опорной частоты F проходить через элемент

2И-ИЛИ 24 на его выход. Следующий импульс частоты Рх проходит через элементы И 23 и ИЛИ 27 в качестве управляющего сигнала Р и по заднему фронту устанавливает в "О" триггера 16, запрещая прохождение опорной частоты Р на выход элемента 2И-ИЛИ

24. Триггер 16 через элемент ИЛИ 10 сбрасывает триггер 12, Описанные процессы получения число-импульсного кода х„ поясняются временными диаграммами (фиг, 5 и 6).

В процессе формирования числоЬмпульснь?й код х„ поступает с выхода формирователя 1 число-импульсного кода на число-импульсные умножители

2 и 7 и счетчик 4. В число-импульсном умножителе 2, построенном на основе накапливающего сумматора (регистр 28, комбинационный сумматор 29„ фиг. 8), и в число-импульсном умножителе 7 (регистр 31 и комбинационный сумматор 32, дополнительные элементом

ИПИ 30 и группой элементов N 33,, фиг. 9) каждым импульсом кода x „ прибавляются к предыдущему значению регистров 28 и 31 величины бу; /2 и б U, /2 соответственно (деление

М на 2 осуществлено путем подачи 6 у; и 6 U; на сумматоры 29 и 32 со сдвигом на m разрядов вправо) . Величины

h,ó; /2 и 6 U;/2 определяют единич??ь?е приращения функций f (х„) и

fo(x>) на каждом i- ì участке аппроксимации. Значение g у; путем подключения снимается со старших (8-15), а ЬБ (за счет того, что ц = О) с младших (0-7 J разрядов выхода блока 3 памяти. Переход от участка к участку и адресация значений у; и б У,, которые выбираются из первого блока 3 памяти, осуществляются с помощью счетчика 4. Первые e?o m

° младших разрядов определяют длину участка аппроксимации и используются как делитель частоть? на 2, реалнзуIYl ющий соотношение (8), а следующие разряды являются адресом i и подаются на адресный вход первого блока 3 памяти.

Таким образом, в регистрах 28 и 31 происходит развертывание функций

f (х„) и fI,(х„) при изменении аргу5 !

О

f5

40 мента от О до х„(фиг, 7) за интервал времени . Одновременно в том же интервале времени ь (иосле установки кодов Н „- и 11 . в регистры 19 и 22) микропроцессором 5 выполняются арифметические операции для вычисления суммы S и перемещение в массиве (I) кодов у„,, у„, ..., у„ M хранящихся в блоке 9 памяти, в соответствии с алгоритмом (фиг, 2). Перемещение массива У(Т) необходимо для подготовки к расчету Б „,, в следующем (и+1)-м такте. Далее микропроцессор 5 переходит в режим ожидания сигнала P, . По окончании с микропроцессор 5 I?pogomxaex свою работу и формирует сигналы 0 и 0 открывающие коммутатор 6 и группу элементов И 33 второго числя-имиульскогo умножителя 7 для подачи на накапливающий су?маTop иолкого 16-разрядно-го кода Б„, который ирнбавляется к содержимому регистра 31 сигналом Q .

Затем осуществляется запись кода у из регистра 28 первого число-импульсного умкожителя 2 в ячейку у второго блока 9 памяти через коммутатор 6.

Далее осуществляется зались в блок 9 памяти через коммутатор 8 значения кода хи. 11аправле??ие передачи обеспечивается сигналом 07. .После записи кода х в блок 9 памяти микро??роцессор 5 снова переходит в режим ожидания второго импульса, по которому повторяется работа устройства, т.е. сбрасываются в "О" регистры 28 и 32 число-импульсных умножителей 2 и 7 и счетчик 4. Запуск программы микропроцессора 5 осуществляется через вектор прерывания, назначение которого продолжить программу (фиг. 2) °

Формула изобретения

Контроллер измерительного преобразователя, содержащий первый числоимпульсный умножитель, первый и в fo рой блоки памяти, формирователь числоимпульсного кода, счетчик, блок управления и фильтрации, первый коммутатор, информационный выход которого подключен к информационному входу первого число-импульсного умножителя и к информационному выходу нервоro блока памяти, адресный вход которого соединен с информационным выходом счетчика, счетный вход которого со9 15 единен с импульсным входом первого число-импульсного умножителя и импульсным выходом формирователя числоимпульсного кода, информационный вход которого подключен к информационным входам-выходам первого коммутатора блока управления и фильтрации и второго блока памяти, вход начальной загрузки которого соединен с одноименным входом контроллера, а адресный вход второго блока памяти соединен с адресным выходом блока, управления и фильтрации, информационный вход-выход которого соединен с информационным входом-выходом контроллера, а с первого по третий управляющие входы подключены к первому по третий управляющим выходам формирователя число-импульсного кода, второй управляющий вход которого подключен к управляющим входам первого число-импульсного умножителя, счетчика и к второму управляющему входу блока управления и фильтрации, первый и второй управляющие выходы которого соединены с первым и вторым управляющими входами формирователя числоимпульсного кода, третий управляющий выход блока управления и фильтрации соединен с первым управляющим входом первого коммутатора, а вход управле,ния записи-чтения второго блока памяти подключен к .четвертому управляюще41632 10 му выходу блока управления и фильтрации, о т л. и ч а ю шийся тем, что, с целью упрощения устройства и повышения точности восстановления сигналов с измерительного преобразователя эа счет компенсации его статических и динамических погрешностей, в него введены второй коммутатор и

1ð второй число-импульсный умножитель, импульсный вход которого подключен к импульсному входу первого числоимпульсного умножителя, информционный вход — к информационному выходу

15 первого коммутатора, информационный вход которого соединен с выходом первого число-импульсного умножителя, а выход второго число-импульсного умножителя является выходом результа2Р та контроллера и подключен к информационному входу второго коммутатора, выход которого подключен к информационному входу контроллера, третий управляющий выход блока управления

25 и фильтрации подключен к первому управляющему входу второго число-импульсного умножителя, второй управляющий вход которого подключен к пятому выходу блока управления и фильтрации, щ шестой управляющий выход которого соединен с вторым управляющим входом первого коммутатора, а седьмой управляющий выход — с управляющим входом второго коммутатора.

1541 632

1541 б32

1541632

ПППП

Фиг. b х, - х;„

g ft7

Фиг.7

1541632

Фиг. 9

1541632 (l

) (1

Составитель B. Куленкамп

Редактор О. Юрковецкая Техред М.Дидык Корректор С. Черни

Заказ 282 Тираж 565 Подписное

БНИИПИ Государственного комитета по изобретениям и открьггиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., д, 4/5

Производственно-издательский комбинат "Патент", r. Ужгород, ул, Гагарина, 101