Устройство для тестового контроля блоков памяти

Устройство для тестового контроля блоков памяти

Иллюстрации

Показать все

Реферат

 

Изобретение относится к вычислительной технике, в частности к запоминающим устройствам, и может быть использовано при изготовлении и испытании блоков памяти. Целью изобретения является расширение области применения устройства за счет увеличения парка проверяемых блоков памяти. Устройство для тестового контроля блоков памяти содержит генератор, блок управления, счетчик адреса буферных накопителей, дешифратор, буферный накопитель, регистр, формирователь результатов контроля, коммутатор. Введение в устройство блока формирования временных диаграмм позволяет производить проверку блоков памяти, требующих для работы различные временные диаграммы. 3 ил.

СОЮЗ ССВЕТСНИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИН (191 (!!) (51) г

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР! (61) 1365134 (1) 44" 7961/24-2 -: (22) 19.04.80 (46) 07.02..90. Вюл. 5 (72) Р,С, Алумян, П.Г. Яковлев, 1-1.!1. !1омджян и Л.О. Ваганян

t 3 601.327.6(088.8) (56) Авторское свидетельство СССР !!" 1365134, . С 11 С 29Л0, 1906. (54) УСТРО!!СТВО ДЛЛ ТЕСТОВОГО КО!!ТРОЛЛ БЛОКОВ ПА!Ц1Т :! (57) Изобретение относится к вычислительной технике, в частности к запоминающим устройствам, и может быть использовано при изготовлении и испыИзобретение относится к вычисли-. тельной технике, в частности к запоми" наищим устройствам, может быть использовано при изготовлении и испытании блоков памяти и является усовершенствованием изобретения по !" 1365134.

Целью изобретения является расширение области применения устройства за счет увеличения парка проверяемых блоков памяти. !!а фиг. 1 представлена схема устройства для тестового контроля блоков памяти, на фиг. 2 - схема блока управления; на фиг. 3 - схема блока формирования временных диаграмм.

Устройство для тестового контроля блоков памяти содержит генератор 1, блок 2 управления, цепь 3 "СИ1", счетчик 4 адреса буферных накопителей, цепь 5 команды "Сброс", цепь 6 команды "Загрузка", цепь 7 команды

"Пуск", цепь 0 буферного накопителя

2 тани блоков памяти, Целью изобретения является расширение области приме" нсния устройства за счет увеличения парка проверяемых блоков памяти, Устройство для тестового контроля б.поков памяти содержит генератор, блок управления, счетчик адреса буферных накопителей, дешифратор, буферный накопитель, регистр, формирователь результатов контроля, коммутатоо, Введение в устройство блока формирования воеменных диаграмм позволяет производить проверку блоков памяти, требующих для работы различные врсменные диаграммы. 3 ил. признака "Конец теста", цепь 9 сигнала Ч!еисправность", цепь 10 сигнала

"Прием в буферный регистр", цепь 11 сигнала "Запись в буфер"„ цепь 12 сигнала "Выборка буфера", цепь 13 сигнала "Опрос схемы сравнения", дешифратор 14, канал 15 приема командной информации, буферный накопитель 16, канал 1", приема информации от ЦВИ, канал 18 счетчика адреса буферных накопителей, цепь 13 информации режима обращения буферного накопителя, канал 20 адресной и числовой информации буферного накопителя, регистр 21, цепь 22 признака "Конец теста" регистра, цепь 23 информации режима обраше" ния регистра, канал 24 адресной и числовой информации регистра, проверяемое изделие 25г, выход 26 задания режима, входной канал 27 числовой информации, формирователь 20 результатов контроля, цепь 29 "Триггер неисправ1941678 ности", выходной канал 30 числовой информации, коммутатор 31, цепь 32

"Переполнение", канал 33 выдачи информации, цепь 34 тактовых импульсов

5 блок 35 формирования временных диаграмм, цепь 36 синхронизирующих импульсов, цепь 37 нконец цикла", цепь

38 "+1" счетчика формирователя", цепь 39 "Прием в регистр предваритель-10 ной установки", цепь 40 предварительйой установки формирователя, цепь 41

"Установка "0 4 формировате.пя", цепь

42 "Запись в формироватепь".

Блок 2 управления (фиг. 2) содержит15 двигающий регистр 43, триггеры 44

48, элементы И 49 - 52, элементы И-НЕ 3 — 57 и элементы НЕ 58 - 62.

Блок 39 формирования временных диаграмм (фиг. 3) содержит счетчик 63, 20 блок 64 запоминающих элементов, peitèñòð 65 предварительной установки, Элементы И-НГ 66 и 67, триггерный ре, истр 60, элементы НЕ 69 - 71 и элемент И 72. 25

Устройство работает следующим образом.

По каналу l приема информации на вход деыифратора 14 из ЦВМ поступает

<"„огласно алгооитму работы устройства г1оследовательность соответствующих команд, t

1 оманды "Сброс", "Загрузка", "+1" начетчика, "Прием в регистр предварительной установки", "Предваритепьная установка формирователя",, нустановка

0" формирователя", "Запись в формирователь", "Пуск" возбуждают на вь<ходе деыифратора 14 соответственно цепи ко-40 манд: "Сброс" 9, "Загрузка" 6, "+1" счетчика формирователей 30, нПрием в регистр предварительной установки оормирователян 40, "Установка" О "формирователя" 41, "Запись в формирова- 4 тель" 42, "Пуск" 7. Импульсы в возбужденных цепях имеют отрицательную полярность. команды "Сброс", Загрузка", "+1"счетчика формирователя", "Прием в регистр предварительной установки", "Предварительная установка формирователя","Установка"0"формирователя" и "Запись в формирователь" предыествуют работе устройства в ре". жиме "(;онтроль" который начинается

У < н 5 по поступлении команды "Пуск".

Выполнение команды "Сброс" и "Загрузка" описано в извесгном устройстве.

При поступлении команды "Установка "0" формирователя" по каналу 19 приема командной информации на выходе деыифратора 14 возбуждается цепь "Установка"0" формирователя" 41 и сигнал по данной цепи поступает на вход элемента И-НЕ 67 и установочный вход триггерного регистра 68, входящих в состав формирователя 39 временных диаграмм (фиг. 3) . Вследствие поступления этого сигнала счетчик 63 и триггерный регистр 68 устанавливаются в исходное нулевое состояние °

Затем после поступления из ЦВМ команды "Запись в формирователь" на вход блока 64 запоминающих элементов по цепи "Запись в формирователь" 42 поступает сигнал записи и одновременно по каналу 1/ приема информации от ЦВМ на информационный вход блока 64 запоминающих элементов поступает соответствующий код, который записывается по адресу, определяемому содержимым счетчика 63 В начальный момент после команды "Установка"0" формирователя" счетчик 63 находится s нулевом состо-. янии. Очередная команда и+1" счетчика формирователя" генерирует сигнал на счетном входе счетчика 61, содержимое которого увеличивается на единицу.

Затем с поступлением команды н3aпись в формирователь и соответствующего кода по каналу 17 приема информации от ЦВМ по адресу, формируемому счетчиком 63, в блок запоминающих элементов записывается очередная информация. Так продолжается по всем адресам блока 64 запоминающих элементов, 1:оличество адресов зависит от длительности цикла контроля и частоты синхронизирующих импульсов. <частота синхронизирующих импульсов спределяет дискретность формируемой диаграммы, а информация занасения в блок 64 за" поминающих элементов — вид диаграммы.

В предлагаемом устройстве частота синхронизирующи>< импульсов равна 20 мГц, дискретность формируемой диаграммы

50 нс, количество адресов запоминающих элементов 64 определяется отношеТи (нс1 нием -"-- -= =- 2. г0 (нс)

1(омандой "Прием в регистр предварительной установки" на выходе де<нифратора 14 возбуждается цепь "Прием в регистр предварительной установки"

39, обеспечивая установку регистра 65 предварительной установки в положе678

1541 ние, соответствующее коду канала 17 приема информации от ЦВН, Командои

"Предварительная установка формирователя" в цепи предварительной установки формирователя 40 образуется сиг5 нал, поступающий на вторые входы элементов И-НГ 66 и разрешающий перепись содержимого регистра 65 предварительной установки в триггерный регистр 68 10

Цепь предварительных установок заключается в предварительной установке уровней сигнальных цепей канала 26 временных диаграмм. Команде "Предварительная установка формирователей" должна, обязательно, предшествовать команда "Установка"0" формирователей".

Работа устройства в режиме "Контроль" начинается командами "Сброс" и

"Пуск". I:îìàíäà "Сброс" устанавливает 20 счетчик 4 адреса буферных накопителей в нулевое состояние. По команде

"Пуск" на выходе дешифратора 14 возбуждается цепь команды "Пуск" 7 и этот отрицательный импульс поступает 25 в Формирователь 28 результата контроля и блок 2 управления.

В блоке 2 управления сигнал "Пуск! через элемент И 49 устанавливает триггер 44 в единичное состояние, что З0 обеспечивает работу сдвигающего рег гистра 43. На выходе элемента И-НЕ 56

Формируется сигнал, который по цепи

"Прием в буферный регистр" 10 поступает на вход регистра 21 и содержимое

35 буферного накопителя 16 по нулевому адресу, установленному в счетчике 4 адреса буферных накопителей, переписывается в регистр 21. В режиме "Контроль" в блоке 2 управления триггером 4о

47 и элементом И 52 в цепи "Запись" в буфер" 11 устанавливается высокий уровень, а в цепи "Выборка буфера" 12 низкий уровень, которые обеспечивают режим. чтения буферного накопителя 16.

Кроме того, блок 2 управления вырабатывает по цепи синхронизирующих импульсов и цепи "Конец цикла" 37 сигналы, которые поступают на входы блока 35 Формирования временных диаграмм.50

Синхронизирующие импульсы через эле-. мент И 72 поступают на счетный вход счетчика 63. С перебором адресов последовательно считывается содержимое блока 64 запоминающих элементов, так как в цепи "Запись в формирователи"

42 отсутствует сигнал записи, Содержимое блока 64 запоминающих элементов поступает на информационный вход триг6 герного регистра 68 и фиксируется в нем синхрониэирующими импульсами, поступающими на синхровход триггерного регистра 68 через элемент НЕ 69. На выходе триггерного регистра 68 наблюдается изменение потенциа oa в сигнальных цепях канала 26 временных диаграмм, начиная от потенциалов предварительной установки .

Время окончания временной диаграммы определяется сигналом, поступающим по цепи "Конец цикла" 37, устанавливающим счетчик 63 в нулевое состояние, подготавливая блок 35 Формирования временных диаграмм к очередному циклу работы.

Импульсы канала временных диаграмм поступают на вход проверяемого изделия и обеспечивают его функционирование. Дальнейшая работа устройства тестового контроля памяти и работа нерассмотренных узлов описана в иэ) вестном устройстве.

По останову блока управления, происходящему при поступлении сигнала по одной из цепей "Переполнение" 32, признака нКонец теста" 22 и сигнала

"Неисправность! 9, подача синхронизирующих импульсов на блок 35 формирования временных диаграмм прекращается. Сигналы цепей канала 26 временных диаграмм по содержанию могут изменяться программно. Конкретное значение номера контакта („, Q, Q<, (, регистра 43 определяется характеристиками контролируемого блока (цикл обращения, время выборки и т.д.) и частоты генератора 1 (20 мГц).

Таким образом, введение блока Формирования временных диаграмм позволя" ет расширить парк проверяемых устройством блоков памяти, а также оперативно изменить временную диаграмму проверяемых блоков памяти с целью отработки и проверки схемотехнических ре" шений в процессе проектирования блоков памяти.

Формула изобретения.

Устройство для тестового контроля блоков памяти по авт.св. Г" 1365134, о т л и ч à Q щ е е с R тем, что, с. целью расыирения области применения устройства за счет увеличения парка проверяемых блоков памяти, в устрой» ство введен блок формирования времен-, ных диаграмм, вход синхронизации которого соединен с одноименным выходом блока управления, выход "Еонец цикла" которого соединен с одноименным входом блока формирования временных диаграмм, информационные входы которого соединены с информационными входами буферного накопителя, счетный вХод, вход "Прием в регистр предвае рительной установки", входы предварительной установки, установки s "О" и записи в формирователь блока формирования временных диаграмм соединены соответственно с одноименными вы" ходами дешифратора, выходы задания режима работы блока формирования временных диаграмм являются одноименными выходами устройства.

1541678

1541618

Составитель В. Чеботова

Техред Л.Серд окова Корректор И. Самборская

Редактор A. Иандор

Заказ 205 Тираж 485 Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ CCCP

113035, Москва, Ж-35, Раушская наб,, д. 4/5

Производственно-издательский комбинат Патент", r.Ужгород, ул.Гагарина, 101