Устройство для цикловой синхронизации и декодирования информации

Устройство для цикловой синхронизации и декодирования информации

Иллюстрации

Показать все

Реферат

 

Изобретение относится к электросвязи и может использоваться для приема информации, кодированной сверточным перфорированным кодом. Устройство осуществляет цикловую микронизацию по показателям счетчика 8 ошибок, которые резко возрастают при нарушении фазирования. В изобретении используется одноканальная схема обработки символов, позволяющая упростить устройство и повысить его надежность. Устройство содержит ключи 1,7, делитель 2 частоты, регистры 3,4 сдвига, блок 5 обнаружения ошибок арифметический блок 6, счетчик 8 импульсов, пороговый блок 9, формирователи 10,11 стробов и формирователь 12 импульсов. 3 ил.

СОЮЗ СОВЕТСНИХ социАлистичесних

РЕСПУБЛИН (19) (11) (51) 5 Н 03 М 13/02

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н АВТОРСКОМ,Ф СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ по изоБРетениям и ОтнРытиям пРи гкнт сссР (2l ) 4429673/24-24 (22) 20.05.88 (46) 07.02.90. Бюл. Р 5 (72) 0,Б.Дорохов и В.И,Крмишин (53) 621.394(088.8) (56) Авторское свидетельство СССР

11 924888, кл. Н 03 М 13/02, 1979.

Авторское свидетельство ÑÑÐ

И 1213493, кл. G 08 С 19/28, 1984. (54) УСТРОЙСТВО ДЛЯ ЦИИЮВОИ СННХРОНИЗАЦИИ И ДЕКОДИРОВАНИЯ ИНФОРМАЦИИ (57) Изобретение относится к электросвязи и может использоваться для приема информации, кодированной сверточным перфорированным кодом.

Устройство осуществляет цикловую микронизацию по показателям счетчика 8 ошибок, которые резко возрастают при нарушении Фазирования, В изобретении используется одноканальная схема обработки символов, позволяющая упростить устройство и повысить

его надежность. Устройство содержит ключи 1, 7 ° делитель 2 частоты регистры 3, 4 сдвига, блок 5 обнаружения ошибок, .арифметический блок 6, счетчик 8 импульсов, пороговык блок 9, Формирователи 10, 11 стробов и Формирователь 12 импульсов. .3 ил.

54!785

Изобретение относится к электросвязи и может использоваться для приема информации, кодированной сверточным перфорированным кодом.

Целью изобретения является упрощение устройства.

На Фиг.! представлена Функциональная схема устройства; на фиг.2— функциональная схема блока обнаружения ошибок; на фиг.3 — функциональная схема арифметическопо блока, Устройство содержит ».Фига!) пер,вый ключ 1, делитель 2 частоты, второй 3 и первый 4 регистры. сдвига, блок 5 обнаружения ошибок, арифмети" ческий блок 6, второй ключ 7, счет- . чик 8 импульсов, пороговыи блок 9, первый 10 и второй !1 формирователи стробов и формирователь 12 импульсов.

Блок 5 обнаружения ошибок содержит (фиг.2) сумматоры !3-21 по моду-. лю два.

Арифметический блок 6 содержит 25 (фиг.,3) 22-35 по модулю два и элемент 36 задержки.

Устройство работает следуюшим образом.

На информационный вход регистра 3g

3 поступает входной сигнал, представляющий последовательность двоичных кодовых символов, которые непрерывно записываются в него символьной частотой P подаваемоч на тактовый вход регистра 3. Сигналы выходов и разрядов регистра 3 параллельно за" писываются в первые и разрядов регистра 4 тактовой частотой Р (P

= F /n), поступающей с первого выхода делителя 2 частоты, и наборы а по и символов непрерывно продвигаются по регистру 4. Дпя кодовой скорости R = ш/и за период тактовой частоты происходит одновременный сдвиг в регистре 4 по п кодовых символов, которые соответствуют ш информационным символам. Делитель 2 частоты имеет два выхода: первый с коэффициентом деления и дает тактовую частоту РГ„ .второй с коэффициентом деления и-128 дает интервалы счета ошибок.

Сигналы с выходов регистра 4 поступают на соответствующие. входы блока

5 обнаружения ошибок и арифметическо-,.

Я

ro блока 6. Блок 5 служит для обнаружения ошибок при неправильной фазе тактовой частоты. Блок 6 осуществляет декодирование принимаемы кодовых символов для получения исходных инФормационных символов.

Используя оператор задержки 0, генераторные полиномы кодера K=6,К**

=1/2 на передающей стороне записываются в виде

6, (0) = 19 09 09090 ;

С2(0) = 1О Р 90 .

Генераторы С» и С2 формируют соответственно кодовые символы С, и С

Перфорированному сверточному коду с кодовой скоростью К З/4 соответствует выходная комбинация кодовых сим»+» «+2 волов . С»- С t tС, t tС . где

2. » 2 верхний индекс указывает текущий номер информационного символа, которому соответствует даннь»й кодовый символ.

В декодировании, участвуют выходные сигналы S> - $з (у„ — порядковый номер разряда) регистра 4, которые поступают на соОтветствующие входы блока 6 (Фиг.3). Все задержки кодовых символов С» и С для блока

6 отсчитываются от символа С «2

Э которому в регистре 4 соответствует сигнал с выхода разряда,713. В четверке. символов С С С " С «

1+2

9 2.э, Р 2. символ С., по времени появляется самым последним. Символы С и С

» имеют одинаковую задержку относительно C, равную 0 . Поэтому С (0) снимается с выхода Yl 3 D - С (D)

2 с выхода У14, а D С, (D) — с выхода

У16, D С (0) -. c выхода YI 5, а

D С2 (D) — с выхода У19 и т.д.

Получение исходнык информационных символов при декодировании перфорированного сверточного кода с кодовой скоростью R - =m/и осуществляется в блоке 6 путем суммирования по модулю два определенных кодовых символов. Вычисление сумм по модулю два в блоке 6 выполняется циклически:. на каждые Il входных кодовых символов вычисляется ш выходных информационных,символов

При кодовой скорости КЗ/4 на каждые четыре входных кодовых символа,,поступающих в первые четыре разряда регистра 4 (... С," С " С, С»" ... ), блок 6 выдает три информационных символа (... U, „U», U;+>... ), которые определяются из следующих соотноше.нийа

И, (Р)=(РВ0 ) С„(Р)В D С (Р)Е 8„1 (0); . и (Р) =.(0® 0+0 @0 ®0 ЩР ) С (0) У 0

1541785 хс (и);

П3 () С4 () ® S p (0) р

Spp (D) U (D) Ю D Ug (D) 9 (090 9D )w

"С,(D) С+) D C<(D), где D — оператор задержки;

S промежуточный результат вычислений.

Выполняя указанные операции суммирования по модулю два в блоке 6, получают для кодовой скорости R-3/4 на выходе сумматора 32 исходные значения информационных символов U> „, на выходе сумматора 30 — значения символов У;,, на выходе сумматора

35 — значения символов U ° . Выход

1+Ъ сумматора 34 дает промежуточный результат Я„, используемый для определения символов U, и U .+p

Декодирование требует определенного порядка следования кодовых символов по регистру 4. Необходимую установку Фазы тактовой частоты F т выполняет узловая синхронизации, которая сдвигает. фазу Р так, чтобы она соответствовала расстановке кодовых символов на выходе кодирующего устройства. Сдвиг фазы Р на один кодовый символ происходи за счет пропуска одного периода символьной частоты F< на входе-делителя 2, Признаком правильной установки фазы F служат показания счетчика 8 ошибки, не превышающие величины порога, В случае любой неправильной фазы Р эти показания резко возрастают.

Контроль за фазой тактовой частоты F осуществляется по наличию единиц (ошибок) на выходе блока 5 (фиг.2). Для обнаружения ошибок используется условие равенства нулю комбинации кодовых символов, находящихся в регистре 4, т.е. суммы сигналов по модулю два: 93®8и S 36 ® 896 ® 8ВВ ® S 4э @ 83(в®8 н®

Е я„,e U - О.

Это условие выполняется при наличии правильной фазы F и отсутт ствии ошибок во входном сигнале.

Сигнал U берется с блока 6, .чтобы исключить повторное суммирование сигналов с второй половины регистра 4.

Появление во входном сигнале редких случайных ошибок не вызывает ложного сдвига Р, поскольку в этом случае значение счетчика 8 ошибок не превышает величины порога.

В конце каждого интервала счета формирователь 12 импульсов запускается от фронта счетной сетки F, получаемой на втором выходе делителя

45 2 частоты, и генерирует импульсы ч опроса и сброса, Импульс опроса опрашивает состояние порогового блока 9, который содержит стробируемый выход. Поэтому выход порогового блока 9 подключается к входам формирователей 10 и 11 стробов только во время импульса опроса, Это позволяет привязать сдвиг фазы тактовой сетки Р к концу интервала счета.

55 Импульс сброса для обнуления счетчи ка 8 появляется на выходе формирователя 12 с некоторой задержкой во времени относительно импульса опроса, чтобы в случае превышения порога

10 !

Ошибки (единицы) с выхода блока

5 через ключ 7 поступают на счетчик

8. Результат счета сравнивается с порогом. Если порог превышен,, то на формирователи 10 и 11 стробов поступает сигнал превышения порога. Строб ,с выхода формирователя 10 закрывает ключ 1 на период символьной частоты

F, что вызывает сдвиг фазы тактовой частоты F на входе регистра 4 на один кодовый символ относительно входного сигнала. Строб с выхода формирователя 11 закрывает ключ 7 на периодов тактовой частоты Р (L ) числу периодов Р, которое требуется для прохождения набора из и кодовых символов по всему регистру 4) ° За это время ошибочно записанные кодовые символы удалены из регистра 4 и не участвуют в подсчете ошибок в следующем цикле. Затем следует обнуление счетчика 8 и цикл работы устройства повторяется, но уже с другой расстановкой кодовых символов в регистре 4.

Подсчет ошибок (единиц) ведется циклически счетчиком 8 со сбросом на интервале Т ч =128 периодов тактовой сетки Рт (Р ц = Р /128). При необходимости интервал счета может быть увеличен или уменьшен изменением коэффициента деления делителя

2 частоты. Перед началом счета в очередном цикле счетчик 8 обнуляется и счет. ошибок в каждом цикле начинается с нуля. Циклы счета повторяются непрерывно, независимо от состояния узловой синхронизации.

1541785

Формирователи 10 и 11 стробов успели начать работу до обнуления счетчи". ка 8.

Таким образом, сдвиг Фазы Е мог 5 жет произойти только в конце интервала счета и при этом обязательно выполняется обнуление счетчика 8,, Сдвиг Фазы тактовой частоты F .

1 т

;продолжается до тех пор, пока не будет установлена правильная Фаза., Когда это положение будет достигнуто, устройство будет продолжать работать

, циклически, выдавая на выход на каж дом периоде а àêòîâîé частоты F no ш информационных символов.

Изобретение позволяет повысить надежность устройства по сравнению с прототипом за счет одноканальной схемы обработки кодовых символов при щ декодировании вместо двухканальной, а также эа счет уменьшения числа связей и блоков устройства.

Формула изобретения 25

Устройство для цикловой синхронизации и декодирования информации, содержащее регистры первые выходи первого регистра соединены с одноименными входами арифметического бло- 30 ка, блок обнаружения ошибок, ключи и . счетчик, о т,л и ч а ю щ е е с. я тем, чтоy с целью упрощения устройства в него введены делитель частоты,,пороговый блок, Формирователи стро35 бов и формирователь импульсов, информационный вход второго регистра яв" ляется информационным входом .устройства, тактовый вход второго регистра объединен с информационным входом первого ключа и является тактовым входом устройства, выхоцы второго регистра соединены с одноименными информационными входами первого ре-.. гистра, вторые выходы которого и первый выход арифметического блока соединены соответственно с одноимен- . ными первыми и вторыми входами блока обнаружения ошибок, выход которого соединен с информационным входом второго ключа„ выход которого соединен со счетным входом счетчика, выход счетчика соединен с информационным входом порогового блока, выход которого соединен непосредственно с входом первого Формирователя стробов и через второй Формирователь стробов с управляющим входом второго ключа, выход первого формирователя стробов соединен с управляющим входом первого ключа, выход которого соединен с входом делителя частоты, первый и второй выходы которого соединены соответственно с тактовым входом перного регистра и входом Формирователя импульсов, первый и второй выходы ко-. торого соединены соответственно с установочным входом счетчика и управ ляющим входом порогового блока вторые выходы арифметического блока являются выходами устройства.

l54I785

ygyfuye Уау УРВУ ао yz1 У Its y

Составитель М.Никуленков

Техред М.Ходанич Корректор Т.Малец

Редактор ОьГоловач

Заказ 290 Тираж 658 Подписное

ВБИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113Î35, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-издательский комбинат. "Патент", г. Ужгород, ул. Гагарина, 101