Устройство синхронизации для передачи двоичной адресной информации

Устройство синхронизации для передачи двоичной адресной информации

Иллюстрации

Показать все

Реферат

 

Изобретение относится к радиотехнике. Цель изобретения - сокращение времени синхронизации для передачи двоичной адресной информации. Устройство содержит на передающей стороне кодер 1, г-р 2 тактовых импульсов, блок параллельного объединения 3, г-р 4 M-последовательности, дискретный канал 5 связи, на приемной стороне г-р 6 тактовых импульсов, регистры 7 и 9 сдвига, эл-т ИСКЛЮЧАЮЩЕЕ ИЛИ 8, регенератор 10 кодового слова, обнаружитель 11 безошибочного участка, формирователь 12 управляющих сигналов и блок 13 восстановления сигнала цикловой синхронизации. На передающей стороне адресную информацию преобразуют в кодовую последовательность, которая через канал 5 поступает на приемную сторону, где она записывается со скоростью, превышающей в N раз скорость ее передачи. Это позволяет при отсутствии тактовой синхронизации с принимаемой кодовой последовательностью получать N отсчетов за длительность одного кодового символа. После соответствующих преобразований принятая адресная информация поступает к получателю. 2 ил.

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИН с (19) (11) (51)5 Н 04 L 7/00, 7/08

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н А BTOPCKOMV СВИДЕТЕЛЬСТВУ (56) Патент США № 4001693, кл. Н 04 L 7/00, 1977. сии.

3аg.

АОрсс

Ийф.

ГОСУДАРСТВЕННЫЙ НОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТНРЫТИЯМ

ПРИ ГКНТ СССР

1 (21) 4295431/24-09 (22) 13. 08. 87 (46) 15.02.90. Бюл. ¹ 6 (71) Московский электротехнический институт связи (72) Б.Г.Борисов и P.Т.Пантикян (53) 621.394.662(088.8) (54) УСТРОЙСТВО СИНХРОНИЗАЦИИ ДЛЯ ПЕРЕДАЧИ ДВОИЧНОЙ АДРЕСНОЙ ИНФОРМАЦИИ

I (57) Изобретение относится к. радиотехнике. Цель изобретения — сокращение времени синхронизации для передачи двоичной адресной информации, Устр-во содержит на передающей стороне кодер 1, г-р 2 тактовых импульсов, блок 3 параллельного объединения, г-р М-последовательности, Э

:дискретный канал 5 связи, а на приемной стороне г-р 6 тактовых импульсов, регистры 7 и 9 сдвига, эл-т

ИСКЛЮЧАЮЩЕЕ ИЛИ 8, регенератор 10 кодового слова, обнаружитель 11 без-! ошибочного участка, формирователь 12, управляющих сигналов и блок 13 восстановления сигнала цикловой синхронизации. На передающей стороне адресную информацию преобразуют в кодовую последовательность, которая через канал 5 поступает на приемную сторону, где она записывается со скоростью, превышающей в М раз скорость ее передачи. Это позволяет при отсутствии тактовой синхронизации с принимаемой кодовой последовательностью получать N отсчетов за длительность одного кодового символа.

После соответствующих преобразований принятая адресная информация поступает к получателю. 2 ил.

1543558

Изобретение относится к радиотехнике, а именно к устройствам переда чи дискретной информации, и может быть использовано в системах радиотелефонной связи для передачи двоич5 ной адресной инАормации.

Цель изобретения — сокращение времени синхронизации для передачи дво ичной адресной инАормации.

На AHI 1 представлена стфуктур° ° ая схема устройства синхронизации я передачи двоичной адресной инормации, на фиг. 2 — структурные схемы регенератора кодового слова н. блока 13 восстановления сигнала

Цикловой синхронизации.

Устройство синхронизации для переачи двоичной адресной информации со-. ержит на передающей стороне кодер генератор 2 тактовых импульсов, лок 3 параллельного объединения, енератор 4 M-последовательности и скретный канал 5 связи, а на приемой стороне — генератор 6 тактовых 25 .импульсов, первый регистр 7 сдвига, лемент ИСКЛЮЧАЮЩЕЕ ИЛИ 8, второй регистр 9 сдвига, регенератор 10 коДового слова, обнаружитель 11 безошибочного участка, формирователь 12 управляющих сигналов и блок 13 восстановления сигнала цикловой синхроизации.

Регенератор 10 кодового слова обазуют регистр 14, элемент ИСКЛЮЧАЮIIEE ИЛИ 15 и элемент И 16.

Блок 13 восстановления сигнала цикловой синхронизации содержит ре истр 17 с обратными связями и эле-. ь ент 18 совпадения.

Устройство синхронизации для передачи двоичной адресной инАормации работает следующим, образом.

Адресную информацию через первые входы записывают В кодер 1 Одновре 45 менно.на второй вход кодера 1 подают

5 правляющий сигнал от источника ад- " ресной информации, а на третий вход— ч актовые импульсы с выхода генератора 2 ° Затем адресную информацию циклически кодируют и последовательность

50 периодически повторяемых информациоHHblx и проверочных двоичных символов циклического (п, k + m)-кода подают в а первый вход блока 3, на второй вход которого синхронно подают периодически повторяемую M-последовательность с выхода генератора 4. Полученную таким образом кодовую последо10 вательность с выхода блока 3 подают на вход дискретного канала 5 связи, с выхода которого кодовую последовательность подают на вход регистра 7 и на второй вход элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 8. В регистре 7 кодовую последовательность записывают со скоростью, в N раз превышающей скорость ее передачи, под действием тактовых импульсов, которые поступают с выхода генератора 6 на второй вход фор-. мирователя 12 и с первого выхода последнего — на второй вход регистра 7.

Это позволяет при отсутствии тактовой синхронизации с принимаемой кодовой последовательностью получать N отсчетов за длительность одного кодового символа и соответственно N отсчетов участка кодовой последовательности, которые параллельно подают на первые входы элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 8 с т выхода которого инверсные двоичные символы синдрома последовательно записывают через первый вход в регистр

9, с выходов которого полученную инверсию синдрома подают на входы обнаружителя 11. Если участок кодовой последовательности, записанный после очередного сдвига в регистр 7, не содержит ошибок, то в регистре 9 будут записаны только двоичные единицы.

Присутствие "1" одновременно на всех входах обнаружителя 11 приводит к изменению из "0" в "1" логического уровня на его выходе, откуда указанный перепад поступает па первый управляющий вход формирователю 12, при этом запрещается подача тактовых импульсов с выхода формирователя 12 на тактовые входы регистров 7 и 9 сдвига. Изменение логического уровня на выходе обнаружителя 11 разрешает подачу тактовых импульсов .с тактового входа формирователя 12 на его второй тактовый выход. При этом с первого управляющего выхода Абрмирователя 12 на (К+1)-й вход регистра 14 регенератора 10 поступает управляющий сигнал

Р и в указанный регистр с выходов регистра 7 переписывают безошибочный, участок кодового слова адресной информации и затем сдвигают под действивм тактовых импульсов, которые подают с второго тактового выхода Аормирователя 12 на (К+2)-й вход регист1 ра 14 и на второй вход регистра 17, при этом с К-го выхода регистра 17 кодовая последовательность поступает

1543558 на первый вход элемента И 16. При этом в блоке 13 кодовая последовательность поступает с выхода элемента И 16 на первый вход регистра 17, а с выходов последнего — на входы. элемента 18 совпадения. После п сдвигов на выходах регистра 17 получают набор двоичных символов, котбрый соответствует циклической задержке информационных символов в обнаруженном безошибочном участке кодовой последовательности, и на управляющий вход элемента И с второго управляющего выхода формирователя 12 подают сигнал, запрещающий поступление двоичных символов с К-ro выхода регистра 14 на первый вход регистра 17. Затем содержимое регистров 14 и 17 сдвигают синхронно п, (и раз, пока двоичный набор из К символов на выходах регистра 17 не совпадает с известным на приемной стороне набором такой же длины, при этом происходит изменение логического уровня из "0" в "1" на 2S выходе элемента 18,и принятая адресная информация с выходов регистра 14 поступает к получателю адресной информации. Указанный сигнал также поступает через второй управляющий gp вход формирователя 12, при этом с третьего управляющего выхода формирователя 12 на управляющие входы регистров 7 и 9 поступает сигнал, который переводит содержимое их ячеек

35 в состояние "0".

Уровень "0" с выходов указанных ° регистров поступает в обнаружитель

11 затем через последний проходит на первый управляющий вход формировате- 4р ля 12 и с второго управляющего выхода формирователя 12 на объединенные управляющие входы регистра 14 и ре- гистра 17 поступает сигнал, который переводит содержимое ячеек указанньгх 45 регистров в состояние "0". При этом на выходе элемента 18 совпадения происходит изменение логического уровня из "1" в "0", в результате чего формирователь 12 переводит устройст- щ во в исходное состояние.

Формула изобретения

Устройство синхронизации для пере- 55 дачи двоичной адресной. информации, содержащее на передающей стороне генератор тактовых импульсов (ГТИ), генератор M-последовательности и кодер, тактовые входы двух последних объединены и подключены к выходу ГТИ; объединенные управляющие входы генератора М-последовательности и кодера являются управляющим входом устройства, другие. входы кодера являются адресными входами устройства, а на приемной стороне — последовательно соединенные ГТИ и формирователь управляющих сигналов, а также блок вос= становления сигнала цикловой синхронизации, управляющий выход которого является одноименным выходом устройства и объединен с первым управляющим входом формирователя управляющих сигналов, о т л и ч а ю щ е в с я тем, что, с целью сокращения времени синхронизации для передачи двоичной адресной информации, на передающей стороне введена схема параллельного объединения, входы и выход которой подключены соответственно к выходам генератора М-последовательности и ко. дера и к входу дискретного канала связи, а на приемной стороне введены последовательно соединеные первый

1 регистр сдвига, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ, второй регистр сдвига, обнаружитель безошибочного участка и регенератор кодового слова. К входов. которого объединены с соответствующими К выходами первого регистра сдвига, информационный вход которого объединен с одноименным входом элемента ИСКЛЮЧАВ)ЩЕЕ ИЛИ и подключен к выходу дискретного канала связи, .тактовый и управляющий входы первого регистра сдвига объединены с одноименными входами второго регистра

;,сдвига и подключены к первым тактово- му и управляющему входам формирователя управляющих сигналов, второй управляющий вход которого подключен к одноименному выходу обнаружителя

1 безошибочного участка, второй тактовый, второй и третий управляющие выходы формирователя управляющих сигналов подключены соответственно к объединенным (К+2)-му и тактовому входам регенератора кодового слова и блока восстановления сигнала цикловой синхронизации, к (К+1)-му входу регенератора кодового слова и к объединенным управляющим входам регенератора кодового слова и блока восстановления сигнала цикловой синхронизации, сигнальный выход регене1543558

Puz 2

С ос тави тель О. Мельникова: е,.

Техред М.Ходанич Корректор М.Кучерявая

Редактор А.Огар

Заказ 408 Тираж 526 Подписное

ВНИИПИ Го< ударственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35,. Раушская наб., д. 4/5

Производственно-издательский комбинат "Патент", г.ужгород, ул. Гагарина,101 ратора кодового слова подключен к одноименному входу блока восстановления сигнала цикловой синхронизации, а информационные выходы регенератора кодового слова являются одноименными выходами устройства.