Устройство для реализации булевых функций

Устройство для реализации булевых функций

Иллюстрации

Показать все

Реферат

 

Изобретение относится к автоматике и вычислительной технике и предназначено для реализации булевых функций. Цель изобретения - повышение быстродействия устройства. Устройство для реализации булевых функций содержит регистр 1, счетчик 2, генератор тактовых сигналов 3, блок памяти констант 4, логическую схему 5, реализующую ДНФ, группу элементов ИСКЛЮЧАЮЩЕЕ ИЛИ 6<SB POS="POST">1</SB>-6<SB POS="POST">N</SB> (где N-число аргументов реализуемой булевой функции). В счетчике 2 записано число реализуемых булевых функций, на регистре 1 - значения аргументов, а в блоке памяти констант 4 - значения N-разрядных кодов. При запуске генератора тактовых сигналов 3 содержимое счетчика уменьшается на единицу и его управляющий сигнал блокирует прием данных в регистр 1. В течение каждого такта синхронизации, в соответствии с адресом, хранящимся в счетчике 2, из блока памяти констант 4 поступает двоичный код, поразрядно сравниваемый на группе элементов ИСКЛЮЧАЮЩЕЕ ИЛИ 6<SB POS="POST">1</SB>-6<SB POS="POST">N</SB> с набором значаний аргументов, хранящимся в регистре 1. Результат сравнения поступает на входы логической схемы 5, реализующей ДНФ, которая и осуществляет реализацию заданного множества булевых функций. 2 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (51)5 С 06 Р 7/00

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К А ВТОРСКОЬЮ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР.(21) 4336901/24-24 (22) 06.11.87 (46) 23.02.90,Бюл, № 7 (71) Могилевский машиностроительный институт (72) В, Г,Борозна, Н.А,Вислович, Г.В.Куклин, Б.Я.Советов и С.А.Яковлев (53),681,3 (088.8 )

- (56) Авторское свидетельство СССР № 1032451, кл. С 06 F 7/00, 1982.

Авторское свидетельство СССР № 1418696, кл, С 06 F 7/00, 1987, (54) УСТРОЙСТВО ДЛЯ РЕАЛИЗАЦИИ БУЛЕВМХ ФУНКЦИЙ (57) Изобретение относится к автоматике, вычислительной технике и предназначено для реализации булевых функций. Цель изобретения — повышение быстродействия устрой тва. Устройство для реализации булевых функций содержит регистр 1, счетчик 2, генератор тактовых сигналов 3, блок памя" ти констант 4, логическую схему 5, ÄÄSUÄÄ 1545213 А 1

2 реализующую ДНФ группу элементов

ИСКЛЮЧАЮЩЕЕ ИЛИ 6, —.6„(где и — число аргументов реализуемой булевой функции). В счетчике 2 записано число реализуемых булевых функций, на регистре 1 — значения аргументов, а в блоке памяти констант 4 — значения и-разрядных кодов. При запуске генератора тактовых сигналов 3 содержимое счетчика уменьшается на единицу и его управляющий сигнал блокирует прием данных в регистр 1, В течение каждого такта синхронизации в соответствии с адресом, хранящимся в счетчике 2, иэ блока памяти констант 4 поступает двоичный код, поразрядно сравниваемый на группе элементов ИСКЛЮЧАЮЩЕЕ ИЛИ 6, — 6 „ с набором значений аргументов, хранящимся в регистре 1.

Результат сравнения поступает на входы логической схемы 5, реализующей

ДНФ, которая и осуществляет реализацию заданного множества булевых функций. 2 ил.

1545213

Изобретение относится к автоматике, вычислительной технике и предназначено для реализации булевых функций.

Цель изобретения — повышение быстродействия устройства.

На фиг,1 представлена структурная схема устройства для реализации буле- вых функций; на фиг,2 — пример логической схемы, реализующей диэъюнктивно нормальную форму (ДНФ). устройство содержит регистр 1, счетчик 2, генератор 3 тактовых сигналов, блок 4 памяти констант, логическую схему S, реализующую ДНФ, и группу элементов ИСКЛЮЧА10ЩЕЕ ИЛИ

6 - 6„(где n — число аргументов реализуемой булевой функции), группу информационных входов 7 и выход 8. 2р

Логическая схема 5, реализующая

ДНФ (фиг.2}, содержит группу элементов НЕ 9,- 9„, группу элементов И 10,-10> (где k - -число элементар;ных конъюнкций) и элемент ИЛИ 11, 25

Устройство работает следующим обра. зом, В начальный момент времени устройство находится в исходном состоянии:

B счетчике 2 записано число реализуе- 3р мых булевых функций, и он формирует управляющий сигнал, разрешающий прием входных данных в регистр 1, в блоке 4 памяти констант записана

Последовательность и-разрядных двойчных кодов.

В следующий момент запускается генератор 3 тактовых сигналов и устройство начинает работать. Содержимое счетчика 2 уменьшается на единицу и 4р .его управляющий сигнал бЛокирует прием входных данных в регистр 1.

В течение каждого такта синхронизации, в соответствии с адресом, хранящимся в счетчике 2, из блока памяти 45 констант поступает двоичный код, .поразрядно сравниваемый на группе элементов ИСКЛЮЧАК61ЕЕ ИЛИ 61- 6„ с двоичным набором значений аргументов реализуемых булевых функций, хранящимся в регистре 1, Результат сравнения поступает на входы логической схемы 5, реализующей ДНФ, которая и осуществляет непосредственную реализацию заданного множества булевых функций, После того, как все булевы функции для набора, хранящегося в регистре 1> реализованы, в счетчике 2 восстанавливается его первоначальное значение и он формирует управляющий сигнал, разрешающий запись в регистр 1 нового двоичного набора, присутствующего в этот момент на группе информационных входов устройства. Процесс повторяется циклически.

Формула изобретения

Устройство для реализации булевых функций, содержащее регистр, сМетчик, блок памяти констант, логическую схему, реализующую дизъюнктивно нормальную форму (ДНФ), причем информационные входы регистра соединены с информационными входами группы устройства, выход которого соединен с выходом логической схемы реализующей ДНФ, тактовый вход устройства соединен с входом разрешения счета счетчика, уп" равляющий выход которого соединен с входом разрешения записи регистра, информационные выходы счетчика соединены с соответствующими адресными входами блока памяти констант, о т— л и чающее с я тем, что, с целью повышения быстродействия, он содержит группу элементов ИСКЛЮЧАЮЩЕЕ

ИЛИ, причем выходы регистра соединены с первыми входами элементов ИСКЛ10ЧАЮЩЕЕ ИЛИ группы, вторые входы которых соединены с выходами блока памяти констант, выходы элементов

ИСКЛЮЧАКЩЕЕ ИЛИ группы соединены с соответствующими входами логической схемы, реапизующей ДНФ, 1545213

Составитель В.Сорокин

Редактор Г,Гербер Техред М.Ходанич

Корректор М,Самборская

Заказ 491 Тираж 562 Подписное

ВНИИПИ Государственного комитета по изобретейиям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-издательский комбинат "Патент", r. Ужгород, ул. Гагарина, 101