Устройство для передачи двоичного кода

Устройство для передачи двоичного кода

Иллюстрации

Показать все

Реферат

 

Изобретение относится к технике передачи данных и может быть использовано для передачи двоичного кода по каналам связи. Цель изобретения - повышение быстродействия устройства. Устройство содержит на передающей стороне блок генераторов опорных сигналов, первый, второй и третий блоки перемножителей, блок сумматоров, блок регистров, цифроаналоговый преобразователь, первый и второй фильтры, блок логического переключения, на приемной стороне блок генераторов опорных сигналов, первый, второй и третий блоки перемножителей, блок 25 сумматоров, блок регистров, первый и второй фильтры, формирователь синхроимпульсов, аналого-цифровой преобразователь, сумматор, блок памяти, блок счетчиков, пороговый элемент, блок логического переключения, первый и второй элементы задержки. Устройство позволяет распараллелить процесс суммирования значений базисной функции, в результате чего процесс формирования отсчета выходного сигнала не требует выполнения Q раз операции суммирования значений X<SB POS="POST">I</SB>Y(к<SP POS="POST">.</SP>Т), что позволяет повысить быстродействие устройства. 1 з.п. ф-лы, 5 ил.

СО1ОЗ СОВЕТСНИХ

СОЦИАЛИСТ ИЧЕСНИХ

РЕСПУБЛИК

09) (И) ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н А BTOPCHOMV СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

r1O ИЗОБРЕТЕНИЯМ И OTHPbfTHRM

ПРИ ГННТ СССР (21) 4390232/24-24 (22) 09.03.88 (46) 28.02.90.Бюл, № 8 (71) Минский радиотехнический институт (72) Л.M.Òðóáèöûí и А,Г,Саперов (53) 621.398 (088.8). (56) Авторское свидетельство СССР

: ¹ 1325718, кл. Н 03 M 13/00, 1986, (54) УСТРОЙСТВО ДЛЯ ПЕРЕДАЧИ ДВОИЧНОГО КОДА (57) Изобретение относится к технике передачи данных и может быть использовано для передачи двоичного кода по каналам связи. Цель изобретения— повышение быстродействия устройства, Устройство содержит на передающей стороне блок генераторов опорных сигналов, первый, второй и третий блоки перемножителей, блок сумматоИзобретение относится к технике передачи данных и может быть использовано для передачи двоичного кода по каналам связи.

Цель изобретения — повышение быстродействия устройства, На фиг.1 и 2 представлена схема передающей и приемной стороны устройства; на фиг,3 — схема блока логического переключения; на фиг,4 - схема регистра блока регистров; на фиг.5— схема перемножителя; на фиг.6 — временные диаграммы работы устройства, (51)5 G 08 С 19/28; Н 03 M 13/00

2 ров, блок регистров, цифроаналоговый преобразователь, первый и второй фильтры, блок логического переключения, на приемной стороне блок генераторов опорных сигналов, первый, второй и третий блоки перемножителей, блок сумматоров, блок регистров, первый и второй фильтры, формирователь синхроимпульсов, аналого-цифровой преобразователь, — сумматор, блок памяти, блок счетчиков, пороговый элемент, блок логического переключе-. ния, первый и второй элементы задержки. Устройство позволяет распараллелить процесс суммирования значений базисной функции, в результате чего процесс формирования отсчета выходное го сигнала не требует выполнения

С1 раз операции суммирования значений

Х;7 (К ° Т),что позволяет повысить быстродействие устройства,.I з,п.. ф-лы, 6 ил, Устройство для передачи двоичного кода содержит на передающей стороне блок 1 генераторов опорных сигналов, состоящий из Q генераторов 2 опорных сигналов, первый блок 3 перемно жителей, состоящий из Q перемножите", лей 4, второй блок 5 перемножителей, содержащий Q перемножителей 6, блок

7 Q-двухвходовых сумматоров, содержащий сумматоры 8, блок 9 регистров, содержащий Q регистров 10, третий блок 11 перемножителей, состоящий из

11-1 перемножителей 12, цифроаналого! 3«4 / 0 1 л вый преобразователь 13, )те(3вьй фильтр 14„ блок 1г логического пере- клю-.-.ения, (1)ор:-:т}ооват(- -.,; 16 сии}cpo=Hi гй, )ТТ(ьсов в Г(31)ой (1}ил ьтр . -, а(

Приемная сторона (3()де13)юят б)к! .. 19 г< це13а!(Qp0)3 Оп арцьIХ ("игналов . со,«тер" жацтий 0-1. Генераторов 20., перв}Ф( г блс.-.:. .«, I в«еремцо)хи т ел -.й с:3»стоя..!1«... - } из 1.",:-1, и!.-..ремис)кителей 22 втср«)--:.

««

«3ЛОК 2 "; I(ppЕ«М!«.0))"З, ., . т«(««,:,т О C (Q!:,!ran 0.;

1 «з (, (..! па1)е(«(т(ОУ .:=теле}) "«« .. -Лск 2.

С««.«!«ТИ тс«т)1 * . OCтояп!«, ; ТЗ f .. 1 г"" у

«

«, ).!0 !v1i",с)«!«(((а)то !Ов 2«), б (а ««т, е и!" гj)(Б r . «со)тержаг«цй 0" .. )3«= .гис((1)с. -!

28 i !)G! ИИ бла1:: .:, "=!, .-(Ер Е(:.««10!1«г::.тЕ«Т(Й сад««"«(р))(1)1((и«(O ?«": «пе1)(«« «(!, 0 (1««.. с. ле) 80 пер.3ый 1 1 H втo,)сй 3 . ««!11)}I« !! («)«3!«) Ъ

NBp(3ва7«е11)3 с) « . я 1хс«с)и« лу! i!.,.!3 а.(-(ал

i О IIII((оной п)3 (3;.i i3 GGQ I,="7. 2ë.3 .. -Т(. «3 Т. .« " 3

Ма Ор 35 т :. :IOI; 3(«Г- )«0) (1,, б.г«а(С" С, :" чи «;, /, ОQ c (!3 «! }«ги}1«: из .1. с !е :"-.,ди«тсов 8 1.

I(op»0}«О)зый элема.1.((с), . ()! (!к !(О:, с: 11-? ЕСХО« О ПЕ«ЗЕТ 1(к)ЧЕ(-;..-:-:.«:(,.; ТЕ)3-;.bV i «"1: ) 1 ! («!0) f« "«т (1«у« i,.or (II !1)«11<1(ю«(<«1(ни

«f« 11*3Ь«й lf ) И! 13!т!00011 . .:, Э,)1Е «r!- 1 f .! !

О «!1СИ, ПЕ1) Ь.,1)1 /(! ). ):, l) ««С ;-.! . -«» ПС!Г«1!!" 1-.

РО:3.3, Е«i:! 1! УЛ,:Co)3 !

1 г! ! ("РГ}С«9 -"1;:

Q («P G0 O(!, )(.я пег) = тта()(,е ч}1! . ь((«" с»г )оис 1-"-- 01.

««ЕДЕЛ«(С«, С«r т;ат })ЕЗ ««ЛТг), С1) G;, «1(«(«та редавае.}ой двоцчцой GQ(! =,)с:.:.ателh нос (ью,. Сог т«оя:1:ей 1% «(ц,:1».. 3;:ц-"(«1 1 бсзисцс . («()упкц-.(и (.

1«1= ,9

ГДЕ ((3 - ПОРЯДКОВЫЙ «-:ОМЕР ИЬТ-(УЛ::.Са,, " . . ((:) - фуц (1-(я,, пгц.)е. }(еь(ая в

Г(вои Liib)й коп;" ы(к;, «ьэга;. Гся т Q!-Гсз дава(1)el«ьцо на Г(ер)3ые }))содь(t(! ) fi«c(!, «) 1 жителей .,-, на втот.ые и сзды когорс)го пЬД(110тся . Вн(}че:.:г= я баз..: си}ой Ay)l« и мз блока . о PBз .«Льгз ть(11ер еь(цож«з!-: .. :я п«3 I!:1ются н». )3!,"Qo(« i.:.««}«ь1 cyl««(«r G f ««г 01)

Г5 ! f УЧаЕ «; .« О l(« "",т(«(- « входы (..умматоров подается значение сумьы,„ которая хранится в регистрах

l0, из переда(0щего такта сдвига, При ! ep 1-".-Даче О ц 1 11":.«1ходах I(ep )30 1 0 и втoporo блоков г(е;.е)(ца)01телей "О" и

О fPPG(!HИ CQММИРОВанИЯ 1 Е ПРОИСХОДИТ « течение каждого такта суммирования ()3,:емя дт«цтельности значения разряда

111),.(с,: блок 1 1 управляет запись(0 в pe:. Gc тры . О содержимого сумма торов 8, чзичем в .-(учае перецачи "1" в бло!

0 .1; т:,« .О записьц)ается ин0)ормация с выхо-. дов блока". 8,(а при передаче "О"

11«1 .11((г«уг(ьс Зались 1 б) окируется, и в рег-::cò„-.,:.;. 10 о(таются прежние значения ,(1}цг,,o, . После такта су(-мирования

-(РОИСХОДт:", тHКТ Сг(BHГа ()3P (ß М«)тт(1сг ! ,«!,:;)r(ë сос(зд)((((с!. значениями ПДК) * Р r:;ü== ==--"". . (ие гого так; а блок 15 выдает ко) (c1".äó, .,1j.- г „в резуль га-,е чего

ЗЦ; = ЕНИЕ СУ!.(МЫ Са)(<«)от О Г(РЕ«ДЬ(П(««Г(ЕГО г-:!.к —.. а с:. и} иlзавация !то ступает —. ере . с()ответст)зу)0)(г«1(-:: порем.ожит;=1и 12 в засевf-,—. f=! регг(стр 10, Посче заверг3е(1.:(}< и::- ехо,- ь-::, прап=-"cсов б)(ок 15 дает и(13)ульс "Эаг«цст " и г)ц())ормацтия таким с бра зом сдвц, ается (,перепись(иается в сссеццие регистрь) 1 «)1а этом та »т

„З) "а ЗСКG}i —.I():-GÅòC«I И НаСтУПаЕт СЛЕ-...- Оьтг(й т;„:.)ст суммирования „

QK ЛОГИ«)С г} О.»O:(G)3ñ «СЛ)0ЧЕт-;((Я работG!)т с»(с«)у)0пл((сбр;}за}(, (фиг., 3 !

1 .; 0" СИЦХ;:ОК.- ь(т-(Ю0(ИЕ ПМПУ«ЦЬСЬ: (С1}>, («семы 1 -,8 }(Q)(âс!О(е (»(}я 1»о о } ки. .- !}:.vl и.:., Ко тор ми и р сходит через схе-«, ««Hy.. и с беспе =H!3««:- г:апТ(с}« (1)ор((а()ии. и ) егистры 10 в:= в; емя так",. «}()«)):,;",o !,", - .1H ., (с (i! )(е IIgK = "0 то::тG вь(ходе эг(е)(е-;:га 11 «! (" "О и

«1«,, 1! .)(i)i (f«С» G1l!iC «!(Е((13 P!Gi ИС ГРЬ( т- ц .. :-с ц- GGписьц3аег(я,, Элемент АЗ

3 а..!()Г(«« -.1 3 а!) Е() (I)3GC ((." Ц«01 Р Е(!Я у,"}Е

««б:(одт.:.! oe,r„ii:;::акта c÷ü.«(èpовация, }та с.

ЛЕ -(ЕГС, ЧЕг.Е";- НОР)ГИРОИ:=.Ie)l.:- 47 ИМпульсов. G;(cìåïò i )!I«1 -. -; блок 3 вы-!

«,GGò м(ут-ьc 3а«rj:=с.. ",-, Эти имп-ль ы сл;-»ду)о} пери()«д(«т(еск}1 ь каждом та =".те ,13!f га -f с з Giви ся т О (1Д (а н«)л oi ßч. rQ jIã)Л i«а)0 Ся л«гцтм„тв«,!! ТОг\В)(Г . : КIГ (00)) а 3ОМ > Б Ка)«(ЦО. такта C)«-"1

ЬО(1 азат(и<я В "1 ЗОНОМ )ЕГН „r!)C10 ПС яп«(=, л««ет .: ".(1". =-ецие рых Тьцо га Отсч(-а с3 I «(зла, Нср,ез L i «(«i ) 0 аo ало ..:, Вый п13 е

«!;;p!«30-,-, I 0111, («!.!;c(3p)3g>Т< (111««тц, } О 14

Зт) -,. а -, =.",-:..(-Я Г(ЕРЗг,:. .ГГ()Я Я К-.(1)ал СВЯ"5 154 зи, Для синхронной работы приемника и передатчика в канал передаются. сигналы синхронизации, которые формируются формирователем 16, передаются через второй фильтр 17 и имеют форму, приемлемую д .я передачи по каналу связи, и частоту, отличную от частоты передачи полезного сигнала, На приемной стороне фильтр 32 настраивается на частоту следования синхросигнала, в результате чего с выхода формирователя 33 начинает поступать синхропоследовательность 1,СИ), которая запускает аналоговый преобразователь 34 и поступает через элемент 42 задержки на вход блока 40

-логического переключения, Задержка

СИ в блоке 42 необходима на время, в течение которого происходит декоди-. рование ПДК в блоках 34 — 37 и 39.

Аналогично блок 41 выдает СИ "+счет" после окончания работы блоков 34-36. . При появлении импульса "+ счет" в счетчики, на входах которых присутствует "1", с выхода блока памяти будет добавлена единица, в противном случае в них ничего не добавляется. После этого по импульсу, "Сдвиг" состояние каждого j-го счетчика заменяется íà (j+1)-й (где.

j = 1,2,3,...,1.).

Работа блоков 19,21,23,25,27,29 и 40 аналогична работе блоков 1,3, 5,7,9,11 и 15, УстройствЬ позволяет распараллелить процесс суммирования значений базисной функции, Для каждого сумматора справедливо (с учетом сдвига после каждого такта суммирования) 7014

20 1. Устройство для передачи двоичного кода, содержащее на передающей стороне блок генераторов опорных сигналов, соответствующие выходы которого соединены с соответствующими первы-.

25 ми входами первого блока перемножителей, цифроаналоговый преобразователь, выход которого через первый фильтр подключен к каналу связи, на приемной стороне аналого-цифровой

3р преобразователь, выходы которого соединены с соответствующими первыми входами сумматора, выходы которого через блок памяти соединены с соответствующими первыми входами блока счетчиков, объединенные вторые входы которого являются управляющим . входам устройства, выход блока счетчиков со- единен с входом порогового элемента, вьгход которого является выходом уст40 ройства, блок генераторов опорных сигналов, соответствующие выходы которого соединены с соответствующими первыми входами первого блока перемножителей, о т л и ч а ю щ е .е с я

45 тем, что, с целью повьппения быстродействия, в устройство на передаю. щей стороне введены блок логического переключения, второй фильтр, формирователь синхроимпульсов, второй и третий блоки перемножителей, блок сумматоров, блок регистров, объединенные вторые входы первого блока перемножителей, объединенные первые входы второго блока перемножителей и первый вход блока логического переключения объединены и являются информационным входом устройства, вход

< .1с+1 (2) + X;Y(j, т), <,«х,,т (<к+1) т)) + к= где Х;. — значение i-го разряда передаваемоro кода; — порядковый номер сумматора. с

Зто означает, что процесс формирования отсчета выходного сигнала, оп-, ределяемого выражением (2), не требует выполнения Q pas операции суммирования значений X«Y(K Т) как в известном устройстве, Для этого необходимо лишь к содержимому каждого регистра добавить соответствующие значения базисной функции (в случае . передачи "1") и полученную сумму с выхода первого регистра направить для передачи в канал. После этого информация регистров сдвигается. Следовательно,,время формирования отсчета на передаче и обработки на приеме уменьшается в несколько разе поскольку время выполнения операции сдвига происходит за один такт (как и в известном устройстве в регистре сдвига), а время суммирования двух слагаемых входящих в выражение (2), значительйо меньше времени суммирования (значений Х.-Y (К Т).

Формула изобретения фррмирователя синхроимпульсов объединен с вторым входом блока логичес1547014 кого переключения и является cIIIwpoвходом устройства, соответствующие выходы первого блока. перемножителей соединены с соответствуюп>п1ьп1 первыми входами блока сумматоров, соответстВующие выходы которого соединены с соответствующими первыми Входами бло ка регистров, соответствующие выходы которого соединены с соответствующими вторыми входами Второго блока. перемножителей соответствук>щие Выходы которого соединены с соответствующими вторь>к>и Входами. блока сумматоров„ первый выход блока логического переключения соединен с объе>-иненными:e-,opb:ми Входами (>лоха рerистров соо В- iству>0>пие ВыхОды КОТО рО ГО зя ис::<лк> чение1 последнего, соединены с СОО.:.ветствующими первыми входами третьего блока перемножителеи, .соотве".ст-вующие выходы которого соединены с последующиьи,„ исключая первый, соответствующими первыми Входя>>и ОлоKG регистров, по следние Вь:ходы блока 2 5

p l"IIcTpoo сое инень1 с соотвеч ст1>ую" щими входами цифроанаоо oHGI o преобразователя, второй выход блока л >ги-ческого переключения соедине .: ooüåдиненными Вторыми Входами трет>пего gg блока перемножителей., Вь>ход формирователя синхроимпульсов через ь"порой г финт тр подкладов -н K каналу с>зязи. Ия приемной стООО1>е 31>=д -i!.1 пярВЬ> ..: и Вт о рой фи"1ьтрыу фоpмиp01!атель сиих>!Оим пулься„перВый и Втop!>3 элемен .ы зБ" держки блок логи .:.;: > го переклк -1ения

/ второй и третий бг Ок :. Леремнож>1п елей блок сумматоров -,:. :блок регистрог, входы первого и второго фильтров 40 объединены и подключены к каналу связи, выход первого фильт1>а соединен с первым Входом аналоге -цифровох О преобразователя у Вы..од ьторОГО фильтра через фор >ировятел>ь синхро-и>птульса соединен .. в.."Орым входом . аналого-пифрового ;>е1>бразователя, первый 1"xGp блока логического переключения объединен с 1>бьединен>чаи вторыми входами первого блока перемножителей и с объед".И1енньп.>и первыми входами второго блока перемноко>телей и подключен к выходу порогового элемента, Выход формировятгя-. Синхро-. импульса через первььй элеме 1т задержки соединен с объединенными третьими входами блока счетчиков, а через второй элемент задержки — с вторым входом блока логического переключения„ соответствующие выходы первого блока перемножителей соединены с соответствующими первыми входами блока сумматоров, соответствующие выходы которого соединены с соответствующими первыми входами блока регистров, соответствующие выходы которого соединены с соответствующими вторыми входами второго блока перемножителей, соответствующие выходы которого соединены с соответствующими вторыми входами блока сумматоров, cîoòâåòñòâóþùèå выходы блока регистров, кроме последнего, соединены с соответствующими первыми входами третьего блока перемно>кителей, соответствующие выходы которого соединены с последующими, исключая первый, соот>зетствующи1п1 первыми входами блока регистров, последние выходы блока регистров соединены с соо Ветсгвующими Вторыми входами сумматора, первый выход блока логи . ческого переключения соединен с

Объединенными Вторыми входами блока регистров,. второй выход блока логического переключения соединен с объединенными вторыми входами ",ðåòüåãî блока перемножителей, 2. Устройство по п„1, о т л и ч а ю щ е е я тем, что блок логического перек.>ючения содер ит эле мент И„ элемент ИЛИ элементы задержки> формирОВят:JIH импульсов, 1 ервый и второй входы элемента И являются соответственно первыми и вторь1м входами блока логического переключения, Второй вход элемента И Объединен с входящая первого и второго элемента задержки,. выход элемента И соединен с первым входом элемента РХИ, выход которого является первым выходом блока логического переклочения, BbizoJ", первого элемента задержки через первый формирователь импульсов соединен с Вторым входом элемента ИЛИ,, Выход Второго элемента задержки сое;.; динен с гходом Второго формирователя импульсов, Выход которого являет= ся втОрым ВыхОдОм блока лОГическОFo переклкчения, 1547014

154 7О14

К пЕремножатенВ

Яа. Ф

1547014

v(e, и, ци,ы) Составитель В,Струков

Редактор Е, Копча Техред 11.Дидык Корректор С. ЧеРни

Тираж 441

Подписное

Заказ 82

ВЕИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Косква, Ж-35, Раушская наб., д. 4/5

Производственно-издательский комбинат "Патент", г. Ужгород, ул. Гагарина, 101