Dv-триггер
Иллюстрации
Реферат
Изобретение относится к импульсной и вычислительной технике и может использоваться при производстве пересчетных схем, регистров памяти и оперативных запоминающих устройств. Цель изобретения - упрощение триггера. Поставленная цель достигается тем, что триггер содержит второй диод 8 с соответствующими связями. Диод 8 соединяет второй эмиттер транзистора 1 с его базой. В результате транзистор 1 может выполнять не только функции передачи записываемой информации, но и функции одного из плеч бистабильной ячейки. 1 ил.
COl03 СОВЕТСНИХ
СОЦИАЛИСТИЧЕСКИХ
РЕСПУБЛИК (51) 5 G 11 С 11/40
ГОСУДАРСТВЕННЫЙ КОМИТЕТ
ДО ИЗОБРЕТЕННЯМ И ОТНРЫТИЯМ
ПРИ ГКНТ СССР (21) 4437047/24-24 (22) 06.06,88 (46) 28.02.90. Вюл. №- 8 (71) Азербайджанский институт нефти и химии им. N. Азизбекова (72) N.Ï. Грановский (53) 681.327.66 (088.8) (56) Алексенко А.Г,, Шагурин И.И.
Микросхемотехника. М,: Радио и связь, 1982, с. 178-179, рис. 4.17, д.
Авторское свидетельство СССР
¹ 1174987, кл. G 11 С 11/40, 1984. (54) DV - ЕРИГГЕР (57) Изобретение относится к импульс„„Я0„„1547028 А 1 ной и вычислительной технике и может использоваться при производстве пересчетных схем, регистров памяти и оперативных запоминающих устройств.
Цель изобретения — упрощение триггера. Поставленная цель достигается тем, что триггер содержит второй диод 8 с соответствующими связями.
Диод 8 соединяет второй эмиттер транзистора 1 с его базой. В результате транзистор 1 может выполнять не только функции передачи записываемой информации, но и функции одного из плеч бистабильной ячейки, 1 ил.
1547028
Изобретение относится к импульсной и вычислительной технике и может быть использовано при производстве пересчетных устройств регистров па9 5 мяти и оперативных запоминающих устройств.
Цель изобретения — упрощение
DV-триггера.
На чертеже изображена электричес- 10 кая схема предлагаемого DV-триггера.
DV-триггер. содержит трехэмиттерный первый транзистор 1, второй транзистор 2, резисторы 3-6, первый 7 и второй 8 диоды Шоттки, информационный
D-вход 9, V-вход- 10 выборки, тактовый T-вход 11, инверсный выход 12 и шину 13 питания.
DV-триггер работает следующим образом. 20
В начальном состоянии сигналы на входах 10 и -11 DV-триггера отсутствуют, что соответствует нулевым значениям напряжений на втором и третьем эмиттерах транзистора 1, который 25 в зависимости от нулевого или единичного уровня напряжения, поступающего на его базу по цепи обратной связи через резистор 6 с коллектора транзистора 2,может бь ть открыт или закрыт. При высоком уровне напряжения ток от коллектора транзистора 2 через резистор 6 втекает в базу транзистора 1, открывая его переходы база-эмиттер (второй и тРетий), а следовательно, и коллекторно-эмиттерный переход, который шунтирует базовый ток через резистор 4 транзистора 2, который поддерживается в закрытом состоянии. При нулевом уровне напряжения переходы базы-эмиттеры транзистора 1 заперты, последний закрыт и не оказывает шунтирующего действия на базовый ток транзистора
2, который поддерживает последний в открытом состоянии. Состояние DV-триггера не будет изменяться при изменениях на информационном D-входе 9, если отсутствует хотя бы один из сигналов на У-входе 10 выборки и такто50 вом Т-входе 11.
Запись информации в DV-триггер происходит при высоком напряжении на входах 10 и 11, когда запираются второй и третий эмиттеры транзистооа 1 и диод 7 Шоттки, так как при низком уровне на входе li и высоком уровне на входе 10 диод 7 открыт и .не позволяет току от входа 10 протекать в базу транзистора 1 и изменить состояние DV-триггера при записанной в него нулевой информацииГг.е. обеспечивается надежное хранение как единичной, так и нулевой информации.
При высоких уровнях напряжения на обоих входах 10 и 11 диод 7 Шоттки запирается и высокий потенциал со входа 10 через резистор 3 подается на базу транзистора 1, разрешая поступление информации со входа 9 на запись в DV-триггер °
Если на входе 9 присутствует единичная информация, то транзистор 1 будет заперт и базовый ток через резистор 4 откроет транзистор 2, поддерживая его в открытом состоянии и после того, когда на входе 11 тактовый импульс закончится, так как нулевой потенциал с коллектора транзистора 2 через резистор 6 не откроет закрытый транзистор 1.
Если на входе 9 присутствует нулевая информация, то транзистор 1 под действием базового тока от входа
10 через резистор 3 и диод 8 открьг вается и шунтирует базовый ток через резистор 4 транзистора 2, приводя к закрыванию последнего и появлению на его коллекторе высокого потенциала, создающего через резистор 6 дополнительный базовый ток обратной связи, который будет удерживать транзистор
1 открытым после окончания тактового импульса.
Таким образом, предлагаемое устройство функционирует как РЧ-триггер с инверсным выходом 12 и записью информации по высокому уровню тактоI вого сигнала с задержкой на один такт при наличии разрешающего сигна" ла на входе 10, а при низких уровнях на входах it) и 11 DU-триггер хранит записанную информацию.
Нормальная работа DV-триггера обеспечивается, когда сигнал на входе 10 по длительности перекрывает сигнал на входе 11Циоды Шоттки используются в триггере по соображениям быстродействия. При использовании триггера в ячейках памяти оперативных запоминающих устройств вход
10 выполняет функцию ацресного входа.„.
Формула. изобретения
DV-триггер, содержащий два тран.зистора, четыре резистора и первый диод, катод которого является тактоСоставитель С. Королев
Техред М.Ходанич Корректор М. Кучерявая
Редактор А. Ренин
Заказ 83 Тирам 483 Подписное
ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР
113035, Москва, Ж-35, Раушская наб., д. 4/5
Производственно-издательский комбинат "Патент", г.Ушгород, ул. Гагарина, 101
5 1547028
1 6 вым входом триггера, инФормационньм анодом первого диода, о т л и ч а ювходом которого является первый эмит- шийся тем, что, с целью упрощетер первого транзистора, коллектор ния триггера, он содеркит второй которого соединен с базой второго
5 диод анод которого соединен с ано1 транзистора и первым выводом первого дом первого диода, а катод — с базой резистора, второй вывод которого под- первого транзистора и первьи выводом ключен к шине питания триггера и четвертого резистора, второй вывод соединен с первым выводом второго ре- которого соединен с коллектором втозистора, второй вывод которого явля 10. рого транзистора, второй вывод третьется выходом триггера и соединен с его резистора является входом выколлектором второго транзистора, борки триггера и соединен с вторьи .эмиттер которого подключен к шине эмиттером первого транзистора, тренулевого потенциала триггера, первый тий змиттер которого соединен с катовывод третьего резистора соединен с 15 дом первого диода.