Запоминающее устройство

Запоминающее устройство

Иллюстрации

Показать все

Реферат

 

Изобретение относится к импульсной технике и может быть использовано для запоминания случайных последовательностей импульсов и определения интервалов времени между импульсами при считывании. Цель изобретения - упрощение устройства - достигается за счет исключения секционированной линии задержки, с помощью которой в прототипе осуществлялась задержка входных импульсов, поступающих в соседние элементы памяти в цикле записи. В предложенном устройстве транзистора же задержка достигается регулировкой порогов туннельных диодов в элементах памяти с помощью введенных переменных резисторов. 1 ил.

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТ ИЧЕСНИХ

РЕСПУБЛИН (51)5 G 11 С 21 00

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К А ВТОРСКОЫЪ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТ8ЕННЫЙ НОМИТЕТ

AO ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГХНТ СССР (21) 4372261/24-24 (22) 01.02.88 (46) 28,02.90. Бюл. 1Ф 8 (71) Научно-:исследовательский институт прикладных физических проблем им. А.Н.. Севченко (72) В.В. Кондратюк, E.Â. Белогорцев, В.М. Лутковский и В.И. Скоморощенко (53) 681.327.66 (088.8) (56) Авторское свидетельство СССР

У 563078 ° кл. G 11 С 21/02, 1977.

Авторское свидетельство СССР . У 708420» кл. G 11 С.21/00, 1980. (S4) ЗАПОХИНА10ЩКЕ УСТРОЙСТВО (57) Изобретение относится к импульс-

Изобретение относится к импульс ной технике и может быть использовано для запоминания случайных последовательностей импульсов и определения интервалов времени между импульсами в запомненной серии импульсов при считывании.

Цель изобретения — упрощение запоминающего устройства.

На фиг. 1 изображена функциональная схема запоминающего устройства; на фиг.2 — временные диаграммы, поясняющие работу запоминающего устройства.

Запоминающее устройство содержит вход 1 начальной установки, вход 2 разрешения записи, информационный вход 3, вход 4 разрешения стирания, вход 5 разрешения считывания, входы управления режимом считывания, выход

7, блок 8 записи, элементы 9-11 памяти, генератор 12 СВЧ-колебаний, раэ,.SU„„1547032 А 1

2 ной технике и может быть использова= но для запоминания случайных после- . довательностей импульсов и определения интервалов времени между импульсами при считывании. Цель изобретения — упрощение устройства достигается за счет исключения секционированной линии задержки, с помощью которой в прототипе осуществлялась задержка входных импульсов,,поступающих в соседние элементы памяти в цикле записи. В предложенном устройстве та же задержка достигается регулировкой порогов туннельных диодов в элементах памяти с помощью введенных переменных резисторов, 2 ил.

С: множитель 13, блок 14 считывания, блок 15 управления и преобразователь ©

16 временной интервал-код.

Блок 8 записи содержит элемент

И 17, одновибратор 18, формирователь

19 импульсов, элемент ИЛИ 20 и

RS-триггер 21.

Каждый из элементов 9-11 памяти содержит элемент И1П1 22, согласующий элемент на резисторе 23, пороговый Ю элемент на туннельном диоде 24,подстроечный элемент на переменном резисторе 25, формирователь 26 импульсов, элемент 27 задержки и элемент фВ

И 28.

Блок 15 управления содержит счетчики 29 и 30, цифровой компаратор

31, элемент 32 задержки, формирователь 33 импульса, элементы ИЛИ 34-36, RS-триггеры 37-40 и элементы И 41-44.

1547032

Блок 14 считывания содержит распределитель 45 импульсов, мультиплексоры 46 и 47 и элементы И 48-50.

Устройство работает следующим об5 разом.

Работа запоминающего устройства начинается с приведения em в исходное состояние импульсом ло,ической

»1", поступающим на вход 1 начальной установки. По переднему фронту этого

Импульса происходит сброс в нулевое состояние RS-триггера 2 1 в блоке 8 записи, а также RS-триггеров 37-40 и счетчика 29 в блоке 15 управления. 1осле появления импульса начальной установки на выходе элемента 32 задержки через время з, которое выбирается большим периода Т циркуляции импульсов в элементах 9- 11 памяти, . 20 происходиг сброс счетчика 30 в нулевое состояние и установка в »1»

RS-триггеров 38 и 40. В результате сформированный на выходе RS-триггера 38 импульс длительностью 1„ пос- 25 тупает из блока 15 управления на вхо;ды блокировки элементов 9-11 памяти, |

,вызывая появление логического нуля на

1 ,выходе элементов И 28 в каждом элемен1, те памяти и срыв циркуляции В этих 0, элементах записанных ранее импульсов.

Цикл записи потока импульсов в за;поминающее устройство начинается с момента поступления на вход 2 разрешения записи короткого импульса, который устанавливает RS-триггер 21 в блоке 8 записи в состояние логической »1».

После появления на информационном входе 3 первого из записываемых импульсов срабатывает одновибратор 18, который формирует импульс длительностью, меньшей периода циркуляции

То, по заднему фронту которого

RS-триггер 21 возвращается в нулевое состояние. 3а время нахождения

RS-триггера 21 в единичном состоянии импульсы, поступившие на информационный вход 3 устройства„, проходят через элемент И 17 и записываются в элементы 9-11 памяти, а их число запомина50 ется в счетчике 29 блока 15 управления. Особенностью записи является то, что на синхронизирующие входы элементов 9-11 памяти непрерывно подается синусоидальный СВЧ-сигнал вы.55

1 сокой стабильности от генератора 12, который осуществляет модуляцию уровней порогов туннельных диодов 24 с периодом Т <Нч и амплитудой модуляции А со (фиг, 2) . Исходные уровни порогов в элементах 9-11 памяти, равные Е, Г „и К„, устанавливаются с помощью переменных резисторов

25 так, чтобы в отсутствии СВЧ-модуляции при одновременном поступлении импульса на информационный вход элементов памяти момент переключения туннельного диода каждого последующего элемента памяти задерживался по отношению к предыдущему на время

> >Ä !N, где N " число элементов памяти (N--3 для запоминающего устройства, изображенного на фиг.1).Причем периоды циркуляции импульсов в элементах 9-11 памяти выбираются равными и кратными периоду СВЧ-колебания:

Т=Т=Т„„=пТ, где n — целое число в диапазоне

10 — 10Э

Компенсация различия задержек при срабатывании туннельных диодов достигается подстройкой длительности задержки в элементах 27 задержки в каждом из элементов памяти. При этом (так же как и в прототипе) в результате воздействия циркулирующего в замкнутом контуре элемента памяти импульса с промодулированным СВЧ-сигналом порогом туннельного диода происходит "подтягивание" импульса к одной из двух устойчивых точек. На фиг.2 это точки 1 или 2, в которые попадает 1-й импульс входного потока, если он поступил на информационный вход элемента памяти в пределах периода А-В синхронизации. Так, если входной импульс поступил в пределах трети периода I,, то 1-й импульс во всех трех элементах памяти установится в точке 2, если в пределах трети периода I — то в точке 1 в элементах 9 и 10 памяти и в точке

2 элементе 11 памяти. И, наконец, если 1-й импульс поступил в пределах трети периода I то в элементе 9 памяти он установится в точке 1, а элементах 10 и 11 памяти — точке 2.

В режиме хранения записанная в элементах 9-11 памяги последовательность импульсов циркулирует так, что каждый импульс жестко связан с соответствующим периодом СВЧ-колебаний.

При этом отклонение циркулируюшего импульса от фазы синхронизации, вызЗапоминающее устройство, содержащее блок записи, входы начальной установки и разрешения записи которого являются соответственно входами начальной установки и разрешения записи устройства, информационный вход блока записи является информационным входом устройства, генератор СВЧ-колебаний, выход которого соединен с входом размножктеля, выходы которого соединены с входами синхронизации элементов памяти, первый выходы которых подключены к соответствующим входам блока считывания, выходы которого соединены с соответствующими входами преобразователя временной интервал — код, выход которого является выходом устройства, входы задания режима блока считывания являются входами управления режимом счи" тывания устройства, вход разрешения считывания блока считывания подключен к первому выходу блока управления, вход начальной установки которого соединен с входом начальной установки блока записи, а второй выход — с входами блокировки всех элементов памяти, входы разрешения стирания и считывания блока управления являются соответственно входами разрешения стирания и считывания устройства, первый и второй счетные входы блока управления подключены соответственно к выходу блока записи

5 154703 ванное воздействием случайных фак„торов, компенсируется на последующих периодах циркуляции за счет подтягивания импульса к фазе синхронизации, 5 чем обеспечивается помехоустойчивость устройства.

В режиме считывания определяются интервалы времени между импульсами, циркулирующими в элементах 9-11 10 памяти. По отличию измеряемого интервала н двух соседних элементах памяти на один такт синхронизации (или его отсутствию) определяется длительностью интервала с точностью 15 до 1/N периода Т СВЧ-сигнала. Определение интервалов времени производится последовательно для серий импульсов, записанных в первый, второй и т.д. элементы памяти. Номер элемен- 20 та памяти задается подачей высокого уровня на соответствующий вход элемента И 48-50 в блоке 14 считывания.

Номер 1-ro интервала между 1-ым и (1+ I)-ым импульсами задается подачей 25 двоичного представления чисел 1 и

1+1 на адресные входы мультиплексоров 46 и 47. Перед каждым циклом считывания временного интервала производится устанонка распределителя 45 30 импульсов н исходное . состояние подачей на К-вход импульса с входа 6.

Цикл считывания начинается подачей на вход 5 разрешения считывания импульса, устанавливающего RS-триггер

39 в блоке 15 управления в состояние

"1", после чего н момент прохождения последующего импульса записанной серии в счетчике 30 устанавливается то же самое значение, что и в счет- 40 чике 29, хранящем код числа импульсов в серии, что приводит к появлению логической "1" на выходе компаратора

31 кодов, запускающего формирователь

33 импульса. По этому импУльсУ счет- 45 чик 30 обнуляется, а RS-триггеры

40 и 39 устанавливаются в состояние

"0". Нулевой сигнал с RS-триггера 40 поступает в блок 14 считынания, pasрешая прохождение с первого до послед-. 0 него импульса серии через один из элементов И 48-50 на вход распределителя 45 импульсон, причем первый импульс. серии проходит на первый выход распределителя 45 импульсов, второй импульс — на второй выход и т.д. Преобразователь 16 временной интервал — код замеряет время между

1-ьи и (1+1)-ым импульсами. Далее циклы считывания повторяются для следующих интервалов времени между импульсамн записанной серии импульсон.

Отличием предлагаемого запоминающего устройства от устройства-прототипа является исключение секциониронанной линии задержки, с помощью которой н Прототипе осуществлялся сдвиг на время Т./N для нходных импульсов, поступающих в соседние элементы 9-11 памяти в цикле записи. В предлагаемом запоминающем устройстве тот же самый сдвиг задается регулировкой порогов туннельных диодов 24 с помощью переменных резисторов 25.

Вместе с исключением громоздкой линии задержки, выполняемой из коаксиального кабеля, уменьшаются и искажения импульсов входного потока н этой линии задержки, свойственные устройству-прототипу, формула и э о б р е т е н и я

7 1547032 и второму выходу первого элемента памяти, каждый элемент памяти содержит элемент И3%, первый вход которого является информационным входом элемента памяти, согласующий элемент

5 на резисторе, один вывод которого соединен с выходом элемента ИЛИ, другой вывод — с входом формирователя импульсов, выход которого является первым выходом элемента памяти и подключен к входу элемента задержки, выход которого соединен с первым входом элемента И, второй вход которого является входом блокировки элемен- 1

15 та памяти, а выход подключен к второму входу элемента ИЛИ и является вторым выходом элемента памяти, пороговый элемент на туннельном диоде, катод которого подключен к отрицательной шине источника питания а .м анод - к входу формирователя импульсов и является входом синхронизации элемента памяти, о т л и ч а ю щ ее с я тем, что, с целью упрощения устройства, в каждый элемент памяти введен подстроечный элемент на переменном резисторе, один вывод которого подключен. к аноду туннельного диода, другой вывод — к положительной шине источника питания, и информационные входы всех элементов памяти подключены к выходу блока записи.

154 7032

Туннеа ныл" урраа 7 ЬююУ

mu ажно У .

TyweAbe u

6ибд ВЮИВНя3

Оамаои 5

7цннежный

ЙРУ ЗЮЮЮгю

nu wrwо 11

Составитель Н . Дикарев

Тех р ед М. Ходанич Корр ект ор

Редактор А. Ренин

Подписное

Заказ 83

Тираж 483

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, И-35, Раушская наб., д. 4/5

Производственно-издательский комбинат "Патент", г. Ужгород, ул. Гагарина, 101