Аналого-цифровой преобразователь

Аналого-цифровой преобразователь

Иллюстрации

Показать все

Реферат

 

Изобретение относится к цифровой измерительной и вычислительной технике и может быть использовано для преобразования аналоговых величин в цифровые, для получения цифровой информации о распределении объектов в двумерной системе координат, а также при цифровой обработке сигналов. Изобретение расширяет функциональные возможности за счет обеспечения дополнительной функции преобразования напряжения в код с иррациональным основанием √2. Это достигается тем, что в аналого-цифровой преобразователь, содержащий регистр 10, цифроаналоговый преобразователь 1, блок 6 сравнения, блок 7 управления, введены цифроаналоговый преобразователь 2, источник 3 опорного напряжения, масштабирующий операционный усилитель 4, суммирующий операционный усилитель 5, аналоговые ключи 12-17, элементы И 18, 19, триггер 11, коммутаторы 8, 9. 1 з.п.ф-лы, 2 ил.

СОЮЗ СОВЕТСКИХ

РЕСПУБЛИК

А1

09) ln3> (51)5 Н 03 И 1/46

ОЛИСАНИЕ ИЗОБРЕТЕНИЯ

Н АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

IlO И306РЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ. СССР (21) 4398835/24-24 (22) 28.03.88 (4b) 28. 02. 90. Бюл. Ф 8 (71) Специальное конструкторско-технологическое бюро Модуль". Винницкого политехнического института и Винницкий политехнический институт (72) А.П. Стахов, Н.А. Квитка, В.А.Лужецкий, С.Н.Квитка и Ю.А. Петросюк (53) 681.325(088.8) (56) Авторское свидетельство СССР

Р 1288913, кл. Н 03 И 1/26, 1986.

Авторское. свидетельство СССР

h 1179533, кл. Н 03 И 1/26, 1984 °

2 (54) АНАЛОГО-ЦИФРОВОЙ ПРЕОЬРАЗОВА ХЕЛЬ (57) Изобретение относится к цифровой измерительной и вычислительной технике и может быть использовано для преобразования аналоговых величин в цифровые, для получения цифровой информации о распределении объектов в двумерной системе координат, а также при цифровой обработке сигналов. Изобретение расширяет функциональные возможности за счет обеспечения дополнительной функции преобразования напряжения в код с иррациональ1547062

50 ным основанием 2. Это достигается тем, что в аналого-цифровой преобразователь, содержащий регистр 10, цифроаналоговый преобразователь 1, блок

6 сравнения, блок 7 управления, введеныы цифр о ан ало ro вый пре об р аз ов а те ль

Изобретение относится к цифровой ! змерительной и вычислительной техни- е и может быть использовано для преобразования аналоговых величин в ифровые, для получения цифровой информации о расположении объектов в двухмерной системе координат, а также при цифровой обработке аналоговых ,, сигналов. 20

Цель изобретения — расширение функциональных возможностей аналогоцифрового преобразователя путем обес-, печения дополнительной функции преоб1 .разования напряжения в код с ирраци- 25 ональным основанием Г2, На фиг. 1 изображена Функциональ ная схема аналого-цифрового преобразователя; на фиг. 2 - функциональная схема блока управления. ЗО

Аналого-цифровой преобразователь содержит цифроаналоговые преобразователи (ЦАП) 1. и 2, источник 3 опорного напряжения, масштабирующий операционнвФ усилитель (ИОУ) 4, суммирующий операционный усилитель 5, блок 6 сравнения, блок 7 управления„коммутаторы 8 и 9, регистр 10, триггер 11, аналоговые ключи 12 — 1 7, элементы

И 18 и 19, входные шины 20 и 21, ши- 40 ну 22 запуска, шину 23 управления режимами преобразования, шину 24 разрешения передачи, входы 25 — 28 управления.

Блок 7 управления содержит 2п эле- 45 ментов И 29, регистр 30 сдвига, 2п

RS-триггеров 31, элемент 32 запрета, генератор 33 тактовьщ импульсов, выходные шины 34 и 35, выход 36 и входы 37 и 38 блока управления.

Аналого-цифровой преобразователь (АЦП) способен работать в двух режимах: в режиме преобразования аналоговой величины в код с иррациональным основанием Г2 и в режиме одновре55 менного преобразования двух независимых (в:том числе и одной) аналоговых величин соответственно в два двоичных кода.

2, источник 3- опорного напряжения, масштабирующий операционный усилитель

4, суммирующий операционный усилитель 5, аналоговые ключи 12 — 17, элементы И 18,19, триггер 11, коммутаторы 8,9. 1 з.п. Ф-лы, 2 ил.

В первом режиме АЦП работает следующим образом. Преобразованию предшествует установка АЦП в исходное состояние, которому соответствует установка триггера 11 в единичное состояние путем приложения к входу 25 управляющего импульса, при этом сиг налы управления на входах 26 и 27 и на шинах 21 — 24 отсутствуют. Аналоговая величина в виде напряжения присутствует только на входной шине

20 (на шине 21 входной сигнал равен нулю) . Коэффициент передачи масштабирующе го операционного усилителя 4 равен 2, Выходной регистр 10 находится в состоянии "0". На входе 28 управления присутствует единичный сигнал, благодаря которому к ЦАП и 2 приложены опорные напряжения U и 12U . Процесс преобразования начинается с поступления в шину 22 имцульса запуска. При этом RS-триггер

31 старшего разряда устанавливается в состояние "1", а все остальные— в состояние "0". И, кроме того, в разряд 2п регистра 30 записывается ециница. В первом такте работы АЦП блок 6 сравнивает входное напряжение

U поступившее через аналоговый ключ 12 на первый вход, с эталонным напряжением U < „ „ 2, подаваемым с

ЦАП 2 и соответствующим единице старшего разряда полученного кода

Ux U < „. E2 °

Если U„y О < „, Г2, то на выходе блока 6 сравнения не будет импульса

2п-1, а в RS-триггере 31 сохранится

"1", если же U„cU <, „и 2, то блок 6 выдаст импульс, которйй, пройдя через (2п-1)-й -элемент И 29 установит (2n-1)-й RS-триггер 31 в состояние

"0". Появление импульса на выходе элемента 32 запрета вызовет в регистре 30 сдвиг единицы в разряд (2п-1), что обеспечит подачу эталонного напряжения Us(en a)c ЦАП 1 на блок 6.

В результате происходит процедура сравнения:

fU„"э<г -<1 " э<г г и, ) Уэсг„.,)r2„ или

U„ <1э<г -а1, если Ц,(Бз<г„» +2, и, таким образом, будет выполнен второй такт преобразования.

Аналогично будут выполняться все остальные такты работы АЦП: всего будет выполнено 2п тактов. При этом в процессе преобразования напряжение

U будет уравновешиваться суммой эталонных напряжений, поступающих с ЦАП 1 и ЦАП 2 через суммирующий операционный усилитель 5 на второй вход блока 6. В конце преобразования напряжение Бх уравновесится суммой эталонных напряжений:

2п-t

Пх — 1П д1

1 где d,. — цифры в разрядах выходного кода с основанием Г2;, U . — эталонные напряжения сниЭ

Э маемые с разрядов ЦАП 1 (четных разрядов кода 2) и ЦАП 2 (нечетных разрядов кода 2).

В блоке 7 (в RS-триггерах 31) при этом будут созданы нечетные и чегные разряды параллельного кода с иррациональным основанием К2, который при равенстве входного и компенсирующего напряжений будет соответствовать входному напряжению. В момент поступления в регистр 30 (2п+1)-го импульса единичный потенциал нулевого разряда регистра 30 приложится к инверсному входу элемента 32, прекращая появление импульсов на втором входе регистра 30. Окончательно процесс преобразования заканчивается после приложения в шины 23 и 24 еди\ ничных сигналов управления, под воздействием которых информация нечетных разрядов RS-триггеров 31 запишется в нечетные разряды регистра 10, а информация четных разрядов RS-триггеров 31 - в четные разряды регистра 10

Таким образом будет сформирован цельный параллельный код с основа-. нием Р2.

Для обеспечения режима независимого преобразования входных напряжений U u U гв двоичные коды N x х

47062

< х, Пу<гь ц

Если Б„ ) U < „,j, то на выходе блока 6 сравнения не будет импульса, а в RS-триггере 31 сохраняется единица; если 11„,, то блок 6 выдает импульс, который, пройдя через (2n-1) — и элемент И 29 установит (2п35 -1)-й RS-триггер 31 в нулевое состояние. Второй такт начинается в момент появления импульса на выходе элемента 32 запрета, который устанавливает триггер 11 в нулевое состояние, под"

40 ключая напряжение U с помощью клюх ча 13 к первому входу блока 6 и сдвигает единицу в 2п-й разряд регистра

23, что приводит к установке

45 (2n-2)-го RS-триггера 31 в единичное состояние, обеспечивая тем самым подачу эталонного напряжения U> < с

ЦАП 1 через суммирующий операционный

55 усилитель 5 к второму входу блока 6.

В результате происходит процедура сравнения напряжения Пх с Б < „) г (аналогично ранее рассмотренной).

Таким образом, выполняются и все остальные такты АЦП. Всего будет выполнено 2п тактов. Последовательное включение эталонных напряжений и фиксация параллельных двоичных кодов N

1 и <<х осуществляется по сигналам. г

6 и И „необходимо установить коэффициент йередачи масштабирующего опера. ционного усилителя 4 равным единице, 5 тогда опорное напряжение Uð будет одинаковым в ЦАП 1 и 2. Триггер 11 устанавливается в единичное состояние, преобразуемые напряжения U„

"1 и U<г прилагаются соответственно к шинам 20 и 21, а единичный управляющий сигнал — к входам 26 и 27, нулевые сигналы — к шинам 23 и 24 и входу 28 управления. Работа АЦП в данном режиме начинается (как и в первом режиме) в момент подачи импульса запуска в шину 22. При этом единица записывается в (2п+1)-й разряд регистра 30, a RS-триггер 31 старшего (2п-1)-го разряда устанавливается в сос20 и и тояние 1, а все остальные — в состояние "0". В первом такте работы АЦП блок 6 сравнивает входное напря-! жение У х с 9TBJIQHHbM U з < г ., IIo

1 Э< ln-tj

25 даваемым с ЦАП 2 и соответствующим единице старшего разряда параллельного двоичного кода:

15 47062

30 Формула изобре тения б

1. Аналого-цифровой преобразователь, содержащий регистр, первый цифроаналоговый преобразователь, блок . сравнения, выход которого соединен с первым входом блока управления, второй вход которого является шиной запуска, отличающийся тем, что, с целью расширения функциональных возможностей путем обеспече- ния дополнительной функции преобразования напряжения в код с иррациональным основанием 2, в него, введены источник опорного напряжения, шесть аналоговых ключей, два элемента И, триггер, два коммутатора, масгенератора 33 тактовых импульсов регистром 30 и цепочкой 2п-1 RS-тритгеров 31. Работа генератора 33 прекращается в момент, когда единица в регистре 30 дойдет до последней (нулевой) позиции. В конце преобразо вания напряжения U è U óðàâíoâeК1 сятся суммами эталонных напряжений, снимаемых с ЦАП 1 и ЦАЛ 2: 1О .!

tea

Ук «Kdd;U

1 йн-1

"х 111з

jaO

1 где d; и d. — двоичные цифры соответственно нечетных и четных разрядов 2п RSтриггеров 31; ,U » и Ц вЂ” эталонные напряжения, снимаемые с ЦАП 1 и

ЦАП 2, i е(1,3,5,...2n-3, 2п-1, а

j е(0,2,4,,2п-4, 2п-2 ). 25

Таким образом, двоичный код И „, ; соответствующий напряжению U, будет зафиксирован нечетными Rb-триг, герами 31, а двоичный код N, соот: ветствующий напряжению U „четными

i RS-триггерами 31. Для записи двоичных кодов М к и И „ соответственно к1 в младшие п разрядов и в старшие п разрядов регистра 10 необходимо в шину 24 подать сигнал разрешения передачи. Тогда цифровая информация нечетных и четных разрядов RS-триггеров с помощью коммутаторов 8 и 9 под- 0 ключится к, соответствующим входам регистра 10. штабирующий и, суммирующий операционные усилители, второй цифроаналоговый преобразователь, причем информационные входы первого цифроаналогового преобразователя объединены соответственно с первыми информационными входами первого и второго коммутаторов и соединены с первыми выходами блока управления, вторые входы которого соединены соответственно с вторыми информационными входами первого и второго коммутаторов и информационными входами второго цифроаналогового преобразователя, вход опорного напряжения которого соединен с выходами первого и второго аналоговых ключей, аналоговые входы которых объ» единены и соединены с выходом масштабирующего операционного усилителя, управляющий вход первого аналогового ключа объединен с управляющим входом третьего аналогового ключа и является первой шиной управления, управляющий вход второго аналогового ключа соединен с выходом первого элемента И, вход масштабирующего операционного усилителя объединен с аналоговыми входами третьего и четвертого аналоговых ключей и соединен с выхором источника опорного напряжения, выходы третьего и четвертого аналоговых ключей соединены с входом опорного напряжения первого цифроаналогового преобразователя, управляющий вход четвертого аналогового ключа . объединен с управляющим входом пятого аналогового ключа и соединен с инверсным выходом триггера, прямой выход которого соединен с управляющим входом шестого аналогового ключа и первым входом первого элемента И, второй вход которого является второй шиной управления, вход установки в "1" триггера является третьей шиной управления, счетный вход триггера соединен с выходом второго элемента И, первый вход которого соединен с третьиМ выходом блока управления, второй вход является четвертой шиной управления, аналоговые входы пятого и шестого аналоговых ключей являются соответственно первой и второй входными шинами, выходы пятого и шестого аналоговых ключей соединены с первым входом блока сравнения, второй вход которого соединен с выходом суммирующего операционного. усилителя, первый и второй входы которого соединеФиг.2

Составитель А.Титов

Техред Jf.Ñåðäþêîâà Корректор В. Гирняк

Редактор А, Ревин

Заказ 85 Тираж 668 Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-издательский комбинат "Патент", г.Ужгород, ул. Гагарина,101

154 ны соответственно с выходами первого и второго цифроаналоговых преобразователей, третьи управляющие входы пе рв о го и в то ро ra коммутаторов объединены и являются шиной управления режимами преобразования, четвертые управляющие входы первого и второго коммутаторов объединены и являются шиной pasрешения передачи, выходы первого и второго коммутаторов соединены соответственно с первым и вторым в хо дами ре гис тр а.

2. Преобразователь по п. 1, о т— л и ч а ю шийся тем, что блок управления выполнен на генераторе тактовых импульсов, 2n kS-триггерах,. где и — число разрядов, регистре сдвига, элементе запрета, 2п элемен тах И, первые входы которых объединены и являются первым входом блока, второй вход каждого i-ro элемента И

7062

l0 объединен с S-входом (i+1)-го RSтриггера и соединен с -м выходом регистра сдвига, S-вход первого КЯ5 триггера объединен с первыми R-входами 2n RS-триггеров, кроме первого

RS-триггера, первым входом регистра сдвига и является вторым входом блока, R-вход первого RS-триггера и вторые R-входы 2п-1 RS-триггеров соединены с выходами соответствующих

2 п элементов И, второй вход регистра сдвига соединен с выходом элемента запрета и является третьим выходом блока, инверсный вход элемента запрета соединен с (2п+1)-м выходом регистра сдвига, прямой вход элемента запрета соединен с выходом генератора тактовых импульсов, выходы четных и нечетных 2n RS-триггеров являются соответственно первыми и вторыми выходами блока.