Мажоритарное устройство

Мажоритарное устройство

Реферат

 

Изобретение относится к автоматике и вычислительной технике и может быть использовано, в частности, в высоконадежных многоканальных системах передачи и обработки информации. Цель изобретения - повышение точности передачи информации - достигается в результате введения в устройство мажоритарного элемента 9, счетного триггера 10, формирователя 12 импульсов, а в каналы 1 - 3 - соответственно элементов И 7.1 - 7.3 и соответствующих связей. Устройство также содержит входные шины 5.1 - 5.3, D-триггеры 4.1 - 4.3, элементы ИЛИ 8.1 - 8.3, элементы И 6.1 - 6.3, и выходную шину 11. В мажоритарном устройстве на выходе бинарный сигнал появляется лишь в случае, когда бинарные сигналы присутствуют на большинстве его входов. 2 ил.

Изобретение относится к автоматике и вычислительной технике и может быть использовано, в частности, в высоконадежных многоканальных системах передачи и обработки информации. Целью изобретения является повышение точности передачи информации. На фиг. 1 приведена функциональная схема трехканального мажоритарного устройства; на фиг.2 временные диаграммы его работы. Устройство содержит каналы 1-3 мажоритарного устройства, D-триггеры 4.1-4.3 соответственно каналов 1-3, входные шины 5.1-5.3 соответственно каналов 1-3, первые элементы И 6.1-6.3 соответственно каналов 1-3, вторые элементы И 7.1-7.3 соответственно каналов 1-3, элементы ИЛИ 8.1-8.3 соответственно каналов 1-3, мажоритарный элемент 9, счетный триггер 10, выходную шину 11 и формирователь 12 импульсов. На фиг.1 входные шины 5.1-5.3 соединены соответственно с информационными входами D-Триггеров 4.1-4.3, с первыми входами элементов И 6.1-6.3 и с первыми входами элементов И 7.1-7.3, вторые входы которых соединены соответственно с прямыми выходами D-триггеров 4.1-4.3, выходы элементов И 6.1-6.3 соединены соответственно с первыми входами элементов ИЛИ 8.1-8.3, выходы элементов И 7.1-7.3 соединены соответственно с вторыми входами элементов ИЛИ 8.1-8.3, выходы которых соединены с входами мажоритарного элемента 9, выход которого соединен с выходной шиной 11 и с тактовым входом счетного триггера 10, выход которого соединен с вторыми входами элементов И 6.1-6.3, с тактовыми входами D-триггера 4.1-4.3 и с входом формирователя 12 импульсов, выход которого соединен с входами установки нуля D-триггеров 4.1-4.3. На фиг.2 обозначены временные диаграммы 13-16 сигналов соответственно на входных шинах 5.1-5.3 и на выходной шине 11. Мажоритарное устройство работает следующим образом. В исходном состоянии D-триггеры 4.1-4.3 находятся в состоянии логического "0", а триггер 10 в состоянии логической "1" (шина первоначальной установки на фиг.1 не показана). Бинарный сигнал состоит из двух импульсов в виде логической "1", разделенных паузой в виде логического "0" (фиг.2, диаграмма 13). Первые импульсы бинарных сигналов, поступая одновременно на шины 5.1-5.3 мажоритарного устройства, проходят на информационные входы D-триггеров 4.1-4.3 и на первые входы элементов И 6.1-6.3, 7.1-7.3. На вторых входах элементов И 7.1-7.3 присутствуют сигналы в виде логических "0" с прямых выходов соответственно D-триггеров 4.1-4.3, и сигналы в виде логической "1" через элементы И 7.1-7.3 не проходят. На вторых входах элементов И 6.1-6.3 присутствует сигнал в виде логической "1" с выхода счетного триггера 10, и сигналы в виде логической "1" проходят через элементы И 6.1-6.3, поступая на входы элементов ИЛИ 8.1-8.3 и далее на входы мажоритарного элемента 9. На его выходе появляется сигнал в виде логического "0", если количество поступивших импульсов К₁ меньше большинства М, и в виде логической "1", если К₁ М. Этот сигнал поступает на шину 11 устройства. В первом случае триггер 10 остается в состоянии логической "1", а во втором переходит в состояние логического "0". Перепад от уровня логической "1" к уровню логического "0" (перепад 1/0) с выхода триггера 10 поступает на тактовые входы D-триггеров 4.1-4.3, на формирователь 12 и на вторые входы элементов И 6.1-6.3. Этим перепадом D-триггеры 4.1-4.3 запускаются и переходят в состояние логической "1" (суммарное время перехода из состояния логического "0" в состояние логической "1" элементов 6, 8, 9 и триггера 10 меньше длительности входных импульсов). При этом запуск D-триггеров 4.1-4.3 происходит в тех К₁ каналах, куда поступили первые входные импульсы, а остальных N-К₁ каналах (на входы которых первые входные импульсы не поступили) D-триггеры 4.1-4.3 остаются в состоянии логического "0". Сигналы в виде логической "1" с выходом D-триггеров 4.1-4.3, перешедших в состояние логической "1", поступают на вторые входы элементов И 7.1-7.3. Формирователь 12 перепадом 1/0 не запускается, а логические элементы И 6.1-6.3 закрываются сигналом "0", поступающего на вторые входы с выхода триггера 10. Короткий паразитный импульс с длительностью, равной времени переключения D-триггера, на выходе мажоритарного элемента 9 может быть подавлен, например, с помощью дополнительного конденсатора. По окончании первых импульсов сигналы в виде логического "0" (пауза) проходят через элементы И 6.1-6.3, ИЛИ 8.1-8.3 и мажоритарный элемент 9 на выходную шину 11 устройства. Вторые импульсы бинарных сигналов (фиг.2, диаграммы 13-15), поступая одновременно на шины 5 мажоритарного устройства, проходят на входы мажоритарного элемента 9 через элементы И 7.1-7.3 (логические элементы И 6.1-6.3 закрыты по вторым входам сигналом в виде логического "0" с выхода триггера 10) и логические элементы ИЛИ 8.1-8.3 только в тех К₁ каналах, где D-триггеры 4.1-4.3 находятся в состоянии логической "1"" (на которые ранее поступили первые импульсы бинарных сигналов). В других N-К₁ каналах на соответствующих входах мажоритарного элемента 9 присутствуют сигналы в виде логического "0". В случае поступления на мажоритарное устройство К₂ вторых импульсов (К₂ < М) на шине 11 устройства сигнал в виде логической "1" не появляется. Если К₂ М, то часть вторых импульсов бинарного сигнала поступила на входы тех из N-К₁ каналов, где отсутствовали первые импульсы (то есть где D-триггеры 4.1-4.3 остались в состоянии логического "0" и элементы И 6.1-6.3, 7.1-7.3 закрыты сигналами в виде логического "0" с выходов триггера 10 и D-триггера соответственно), так как количество входов мажоритарного элемента 9, на которых присутствуют сигналы в виде логической "1", оказывается меньше большинства М, на его выходе и на шине 11 устройства сигнал в виде логической "1" не появляется. Если же К₂ М и количество входов мажоритарного элемента 9, на которых присутствуют сигналы в виде логической "1", не меньше большинства М (то есть количество каналов, в которых присутствовал и первый, и второй импульс бинарного сигнала, не меньше большинства М), то на шине 11 устройства появляется сигнал в виде логической "1". В последнем случае триггер 10 переходит в состояние логической "1", и перепад 0/1 с его выхода поступает на D-триггеры 4.1-4.3, элементы И 6.1-6.3 и формирователь 12. D-триггеры остаются в том же состоянии, в котором они в этот момент находились, так как динамически управляются активным срезом (перепадом 1/0), а формирователь 12 по перепаду 0/1 формирует импульс, который с его выхода поступает на установки нуля D-триггеров и который и переводит D-триггеры, находящиеся в состоянии логической "1", в исходное состояние логического "0". Сигнал в виде логической "1", поступая с выхода триггера 10 на входы логических элементов И 6.1-6.3, приводит их в исходное состояние. В результате устройство готово к мажоритарной обработке последующих бинарных сигналов. В итоге устройство вырабатывает бинарный сигнал только в случае, когда на его входы поступили бинарные сигналы в количестве, не меньшем большинства М каналов. Если же на его входы поступило К₁ первых импульсов и К₂ вторых импульсов (К₁ М, К₂ М), но часть из К₂ вторых импульсов поступила в каналы, где отсутствовали первые импульсы, так что бинарных сигналов меньше М, на выходе устройства бинарный сигнал не появляется. При трех каналах, когда на входах присутствуют два первых импульса (фиг.2, диаграммы 13, 14) и два вторых импульса (фиг.2, диаграммы 13, 15), но бинарный сигнал лишь один (фиг. 2, диаграмма 13), на шине 11 устройства бинарный сигнал не вырабатывается (фиг.2, диаграмма 16). Повышение точности передачи информации достигается за счет формирования бинарного сигнала на выходе только при наличии бинарных сигналов в количестве, не меньшем большинства М каналов. В предлагаемом устройстве в соответствии с электрической схемой и принципом действия выходной сигнал f_j для первых и вторых импульсов определяется различно, а именно: для вторых импульсов мажорирование осуществляется в зависимости от наличия первых импульсов и для трех каналов определяется выражением f_j Это обусловлено тем, что на мажоритарный элемент 9 поступают вторые импульсы лишь из тех каналов, где присутствовал первый импульс. То есть мажорирование вторых входных импульсов x₂, y₂, z₂ осуществляется после проведения операции логического умножения их с соответствующими первыми входными импульсами x₁, y₁, z₁. В результате второй импульс на выходе трехканального устройства появляется при наличии импульсов в двух или более каналах (из трех) из числа тех, где предварительно присутствовали первые импульсы. При N каналах выходной сигнал f_j определяется в общем виде соотношением: f_j= _{... при j = 2} где maj оператор мажорирования. Таким образом, бинарный сигнал на выходе устройства появляется лишь в случае, когда бинарные сигналы присутствуют на большинстве его входов и точность передачи информации соответствует требованиям к мажоритарным устройствам. В качестве формирователя может быть использован триггер с динамическим управлением перепадом 0/1 с применением RC-элементов в цепи обратной связи, и все устройство может быть выполнено на цифровых интегральных микросхемах.

Формула изобретения

МАЖОРИТАРНОЕ УСТРОЙСТВО, содержащее выходную шину и n каналов, каждый из которых состоит из D-триггера, входной шины, элемента ИЛИ и первого элемента И, первый вход которого соединен с входной шиной, отличающееся тем, что, с целью повышения точности передачи информации, в него введены мажоритарный элемент, счетный триггер, формирователь импульса, а в каждый канал второй элемент И. в каждом канале входная шина соединена с информационным входом D-триггера и с первым входом второго элемента И, второй вход которого соединен с прямым выходом D-триггера, выходы первого и второго элементов И соединены соответственно с первым, вторым входами элемента ИЛИ, выход которого соединен с соответствующим входом мажоритарного элемента, выход которого соединен с выходной шиной и с тактовым входом счетного триггера, выход которого соединен с вторыми входами первых элементов И каналов, с тактовыми входами D-триггеров каналов и с входом формирователя импульсов, выход которого соединен с входами установки нуля D-триггеров каналов.

РИСУНКИ

Рисунок 1, Рисунок 2

MM4A Досрочное прекращение действия патента Российской Федерации на изобретение из-за неуплаты в установленный срок пошлины за поддержание патента в силе

Номер и год публикации бюллетеня: 8-2000

Извещение опубликовано: 20.03.2000