Устройство для управления регулируемым мостовым инвертором

Устройство для управления регулируемым мостовым инвертором

Иллюстрации

Показать все

Реферат

 

Изобретение относится к электронике и может быть использовано для управления автономными трехфазными инверторами. Цель изобретения - линеаризация закона изменения первой гармоники выходного напряжения инвертора в процессе связанного регулирования частоты и величины выходного сигнала. Устройство содержит основной интегратор 1, напряжение на выходе которого, являющееся развертывающим сигналом, формируется при помощи пороговых узлов 3 и 4, триггера 6, двухпозиционного ключа 7 и источников 8 и 9 и сопоставляется в компараторе 2 с выходным напряжением сумматора 10, задающим величину выходного напряжения инвертора. Канал задания выходной частоты инвертора включает блок 11 задания частоты, связанный с генератором 12 тактовых импульсов, который присоединен к четырехразрядному регистру 13. Введение в состав устройства датчика 16 среднего на полупериоде значения выходного напряжения и интегратора 17 обеспечивает близкое к линейному изменение величины среднего на полупериоде значения выходного напряжения инвертора при регулировании частоты. Пороговый узел 25, дизъюнктор 26, триггер 19, дифференцирующая цепь 18, интегратор 22, блок 29 хранения и преобразования информации, ключи 20, 23, 24 и 27 на всем диапазоне регулирования осуществляют формирование корректирующего сигнала, пропорционального величине отклонения амплитуды первой гармоники выходного напряжения инвертора от номинального значения и изменяющего. 5 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (19) (11) 4 30 А1 (51) 5 Н 02 М 7/48

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К А BTOPCHOMY СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР (21) 4371754/24-07 (22) 01.02,88 (46) 07.03.90. Бюл. У 9 (71) Отдел энергетической кибернетики АН МССР (72) А,А. Журавлев, В,И. Олещук и Ф.Ф. Чуру (53) 621.316.727(088.8) (56) Авторское свидетельство СССР

1(1062838, кл. Н 02 M 7/48, 1983 °

Авторское свидетельство .СССР

В 1239809, кл. Н 02 M 7/48, 1986. (54) УСТРОЙСТВО ДЛЯ УПРАВЛЕНИЯ РЕГУЛИРУЕМЫМ MOCTOBbIN ИНВЕРТОРОМ (57) Изобретение относится к электронике и может быть использовано для управления автономными трехфаэными инверторами. Цель изобретения - линеаризация закона изменения первой гармоники выходного напряжения инвертора в процессе связанного регулирования частоты и величины выходного сигнала, Устройство содержит основной интегратор 1, напряжение на выходе кото рого, являющееся развертывающим сигналом, формируется при помощи пороговых узлов 3 и 4, триггера 6, двухпо2 зиционного ключа 7 и источников 8 и 9 и сопоставляется в компараторе

2 с выходным напряжением сумматора

10, задающим величину выходного напряжения инвертора. Канал задания выходной частоты инвертора включает блок 11 задания частоты, связанный с генератором 12 тактовых импульсов, который присоединен к четырехраэрядному регистру 13, Введение в состав устройства датчика 16 среднего на полупериоде значения выходного напряжения и интегратора 17, обеспечивает близкое к линейному изменение величины среднего на полупериоде значения выходного напряжения инвертора при регулировании частоты, Пороговый узел 25, диэъюнктор 26, триггер 19, дифференцирующая цепь 18, интегратор

22, блок 29 хранения и преобразования информации, ключи 20, 23, 24 и 27 на всем диапазоне регулирования осуществляют формирование корректирующего сигнала, пропорционального величине отклонения амплитуды первой гармоники выходного напряжения инвертора от номинального значения и изменяющего. 5 ил.

1548830

Изобретение относится к электротехнике и может быть использовано при управлении автономными инверторами напряжения, входящими в состав систем частотно-регулируемого элек-

5 тропривода.

Целью изобретения является линеаризация закона изменения первой гармоники выходного напряжения трехфазного мостового инвертора в процессе связанного регулирования частоты и величины выходного сигнала.

На фиг.1 представлена функциональная схема системы управления трехфаз- 15 ным инвертором; на фиг, 2 — временные диаграммы работы устройства в течение одного полупериода; на фиг. 3временные диаграммы, соответствующие центральным участкам тактовых 60-гра- 20 дусных интервалов, поясняющие принцип линеаризации закона регулирования первой гармоники выходного напряжения в ходе изменения выходной частоты преобразователя; на фиг. 4 — кривые,, 25 иллюстрирующие процесс осуществления коррекции первой гармоники выходного сигнала; на фиг. 5 — вариант выполнения логического узла.

Устройство, выполненное по верти° кальному принципу, включает в свой состав основной интегратор 1, соединенный с компаратором 2 и пороговыми узлами 3 и 4, фиксирующими соответственно минимальное и максимальное зна- 35 чения выходного напряжения интегратора 1, Выходы узла 4 непосредственно, а узла 3 через дизъюнктор 5 связаны соответственно с К- и S — входами счетного RS-триггера 6, выход кото- 40 рого присоединен :к управляющей цепи двухпозиционного ключа 7, выводы которого в свою очередь присоединены соответственно к источникам положительного 8 и отрицательного 9 напря- 45 жений и к входу интегратора 1. Второй вход компаратора 2 связан с выходом сумматора 10 амплитуда сигнала на выходе которого определяет текущую величину выходного напряжения инвер-. тора.

Аналоговый сигнал с выхода блока задания выходной частоты инвертора

11, пропорциональный выходной частоте преобразователя, поступает на вход генератора 12 тактовых импульсов и определяет частоту следования тактовых импульсов. Генератор 12 подключен к входу четырехразрядного регистра 13, пРямой выход младшего разряда которого связан с установочным входом триггера 6, а инверсный выход младшего разряда подключен к дизъюнктору

5, Прямые и инверсные выходы остальных разрядов регистра 13 связаны с соответствующими тактовыми входами логического распределителя управляющих импульсов 14. Между выходом компаратора 2 и ocHQBHb)M входом распределителя 14 включен логический блок 15. Датчик 16 среднего на полупериоде значения выходного напряжения инвертора присоединен к минусовому входу двухвходового интегратора

17, другой плюсовой вход которого связан с блоком задания частоты 11.

Прямой выход младшего разряда регистра 13 через дифференцирующую цепь

18 присоединен к S-входу триггера

19 и управляющей цепи ключа 20, шунтирующего накопительный элемент (конденсатор) 21 интегратора 22, Две клеммы двухпозиционного ключа 23 связаны соответственно с источниками 8 и 9, а средний вывод ключа 23 через ключ 24 соединен с интегратором

22, Третий пороговый узел 25 связан по входу с выходом интегратора 1, а своим выходом — с управляющей цепью ключа 23 ° Величина порогового напряжения узла 25 при этом равна полусумме пороговых напряжений узлов

3 и 4. Входы пороговых узлов 3 и 4 через дизъюнктор 26 подключены к

R-входу триггера 19. Прямой выход триггера 19 соединен с управляющей цепью ключа 24, а его инверсный выход связан с управляющей цепью ключа

27, включенного между интегратором

22 и блоком хранения и преобразования сигнала 28, включающего в свой состав в качестве основных узлов усилитель 29 постоянного тока с переменным коэффициентом передачи с емкостным накопителем 30 на входе. Выход усилителя 28 связан с входом сумматора 10, а управляющая цепь усилителя 28 присоединена к выходу блока 11 задания .астоты.

Выходное напряжение U интеграто1 ра 1 является развертывающим напряжением в системе и сравнивается в компараторе 2 с напряжением U

4, срабатывающих при достижении напряжением U соответственно максимального и минимального пороговых

5 1 значений, периодически переключают триггер 6, сигнал которого в свою очередь перебрасывает из одного состояния в другое двухпозиционный ключ 7, связанный с источниками 8 и

9 постоянного напряжения, равные по амплитуде и разнополярные напряжения на выходе которых являются зарядными напряжениями накопительного элемента основного интегратора 1. При этом единичный сигнал на выходе триггера

6 вызывает подключение к входу интегратора 1 положительного напряжения источника 8, при нулевом сигнале на выходе триггера 6 на интегратор поступает напряжение источника 9 отрицательной полярности. Команды на формирование фронтов импульсов кривой выходного напряжения инвертора вырабатываются компаратором 2 в моменты равенства текущего значения симметричного пилообразного напряжения U интегратора l амплитуде сигнала U < сумматора 10, При этом рост величины выходного напряжения инвертора наблюдается при увеличении сигнала 0(о .

Частота следования тактовых импульсов генератора 12, определяемая величиной сигнала блока 11 задания, в двенадцать раз превышает частоту выходного сигнала инвертора. Указанные импульсы, обозначенные на верхней временной диаграмме фиг. 2 как вызывают поочередное изменение состояния младшего разряда регистра

13, сигналы с выхода которого периодически изменяют состояние триггера

6, что приводит к изменению направ- ления заряда накопительного элемента интегратора 1 в моменты формирования импульсов генератора 12 (кривая U< на фиг. 2). Четырехразрядный регистр

13, выполняющий функции пересчетной схемы, осуществляет деление частоты импульсов, поступающих от тактового . генератора 12, и распределение сигналов во времени (фазовый сдвиг сигналов). Временные диаграммы сигналов на выходах трех старших разрядов регистра 13, обозначенных как Q, приведены на фиг. 2. Соответственно в цифровой форме выходные состояния регистра 13 за период выходного напряжения можно последовательно записать как 1000, 1001, 0010, 0011, 0000, 0001, 1010, 1011, 1100, 548830 6

1101, 1110, llll (сигнал U„ на нижней временной диаграмме фиг. 2) °

Логический распределитель управ5 ляющих импульсов 14 формирует трехфазную систему импульсов, соответствующую требуемому порядку переключения вентилей силовой схемы инверто-. ра обеспечив ающему инвариантность формы выходного напряжения к параметрам нагрузки. Распределитель 14, осуществляющий режим 180-градусного управления ключами трехфазного мостового инвертора с фазами А, В, С с дополнительными коммутациями на средних 60-градусных участках, представляет собой логическую схему, в которой осуществляется логическое умножение входных сигналов с последу20 ющим логическим суммированием. Логические функции, реализуемые логическим распределителем 14, имеют следующий вид:

-A=Q

25 +В=Я О +Q Qy+QqUQ+Uis 1

+C=QgQy+QgUgg,П s где U g — напряжение на выходе cBязанного с распределителем 14 логического блока 15, тождественное в большин30 стве режимов работы сигналу на выходе компаратора 2, Импульсы управления на другие ключи инвертора (+A, -В, -С) получаются инвертированием соответствующих фазных сигналов. Импульсы управления вентилями соответствующих фаз инвертора и кривые линейного напряжения инвертора UA6 Uncs UcA изображены на фиг. 2.

Регулирование частоты выходного напряжения трехфазного инвертора с предложенной системой управления осуществляется, как следует из кривых, приведенных на фиг. 2, последовательным плавным изменением продолжительности выходных импульсов и пауз между импульсами на центральных участках тактовых 60-градусных интервалов при

50 практическом постоянстве средней частоты коммутации вентилей силовой схемы, Длительность выходных импуль- сов и величина выходного напряжения инвертора определяются в первую очередь амплитудой управляющего сигнала, вырабатываемого на выходе сумматора 10. Остановимся поэтому на процессе формирования напряжения U<о более подробно.

1548830

Ув еличив ающийс я с рос том частоты сигнал U с выхода блока 11 задания . частоты является наибольшим по амплитуде сигналом, поступающим на вход сумматора !О. Одновременно с этим на вход сумматора 1О поступают два корректирующих напряжения. Одно из них, снимаемое с выхода интегратора

17, пропорционально интегралу разности между величиной напряжения U, и амплитудой сигнала с выхода датчика 16 среднего на полупериоде значения выходного напряжения инвертора, При этом, если среднее на полупериоде 1 значение выходного напряжения превысит величину сигнала U <,,на выходе интегратора 17 будет формироваться отрицательный корректирующий сигнал, уменьшающий амплитуду выходного напряжения сумматора 10 и выходного напряжения инвертора. Если, наоборот, напряжение Пц будет превышать сигнал с выхода датчика 16, то суммарный сигнал с выхода блока 10 будет уве- 25 личиваться до тех пор, пока выходное напряжение инвертора не возрастет до значения, при котором сигнал на выходе инвертофа 18 не уменьшается до нуля, Описанный процесс постоянной автоматической коррекции величины выходного напряжения преобразователя с контуром корректирующей обратной связи с выхода силовой схемы соответствует варианту линейного связанного регулирования частоты и величины среднего на полупериоде значения выходного напряжения. Характер изменения величины первой (основной) гармони- 40 ческой составляющей выходного сигнала при этом отличается от линейного. .Целям постоянной коррекции (линеаризации) амплитуды первой гармоники выходного напряжения инвертора служит совокупность блоков 18-30, Кривые изображенные на фиг. 3а соответствуют этапу регулирования, при котором значение первой гармоническои выходного сигнала меньше.,ве 50 личины, номинальной для данного частотного диапазона. Характерной особенностью таких режимов является то, что как показано на верхней кривой на фиг. За, в середине каждого тактового интервала 60-градусной продолжительности, обозначенной штрихпунктирной линией, сигнал U, формируемый на выходе основного интегратора

1, на большей части центрального участка, ограниченного моментами соседних срабатываний порогового узла

25, фиксирующего максимальную величину напряжения интегратора .1 (моменты t и t> на фиг. За), превышает величину порогового сигнала узла

25, равную полусумме пороговых напряжений узлов 4 и 3 и показанную на фиг, 3 пунктиром (сигнал Uq<> gg ) °

При этом в рассматриваемом варианте на.всем интервале между t, и t> на выходе порогового узла 25 формируется единичный сигнал, подключающий ключ

23 к источнику 8 положительного опорного напряжения.

В момейт и формирования единично2

ro сигнала на прямом выходе младшего регистра 13 короткий импульс с выхода дифференцирующей цепочки )8 устанавливает триггер 19 в единичное состояние. выходной сигнал U с выхода триггера 19 замыкает ключ 24, на интегратор 22, предварительно сброшенный в начальное состояние упомянутым импульсом с выхода узла 18, поступает положительное зарядное напряжение источника 8. На выходе интегратора 22 формируется положительный сигнал. В момент по сигналу от порогового узла

4 триггер.19 перебрасывается в нулевое состояние, его выходные сигналы размыкают ключ 24 и замыкают ключ 27, подсоединяющий выход интегратора 22 к блоку 28 хранения и преобразования сигнала, на выходе которого формируется корректирующий сигнал положительной полярности, поступающий на вход сумматора 10 и способствующий соответствующему увеличению величины выходного напряжения преобразователя.и, в частности, его первой гармоники.

На фиг. Зб приведены кривые, иллюстрирующие возможный вариант режима управления, при котором амплитуда первой гармоники выходного напряжения инвертора превышает величину, номинальную для данного частотного диапазона. В этом случае напряжение интегратора 1 на большей части интервала t -t между соседними переключениями порогового узла 3 меньше значения порогового напряжения узла 25.

При этом, хотя (фиг. Зб) в момент.

" П Ппо после чего на выходе интегратора 22 начинает формироваться положительный сигнал, однако пос1548830

10.ле момента 1, после которого U< < (U,, начинается перезаряд накопительного элемента интегратора 22 и, так как продолжительность временного

1 5 интервала tz -t больше в еличины интервала С -t полярность результирующего сигнала U<2 в момент t3 будет отрицательной, что приводит к соответствующему пропорциональному значению этого сигнала уменьшению увеличения выходного напряжения преобразователя и его первой гармоники.

Величина как положительного, так и отрицательного сигнала, корректирующего амплитуду первой гармоники, увеличивается, когда амплитуда напряжения U< в моменты, соответствующие серединам тактовых интервалов, приближается к значению порогового напря- 20 жения U„, Наоборот, если величина сигнала U в укаэанные моменты близка к значениям пороговых сигналов узлов 3 и 4, амплитуда корректирующего сигнала приближается к нулю, 25

Коэффициент передачи усилителя 29 блока 28 хранения и преобразования сигнала линейно увеличивается t ростом выходной частоты по сигналу, поступающему на управляющую цепь усили- 3р теля от блока 11 задания частоты, что способствует качественному улучшению процесса коррекции амплитуды первой гармоники (на пониженных выxoPHblx частотах, когда GMIIJIHT7Pa IIeP- 35 вой гармонической выходного напряжения невелика, соответственно небольшим должен быть и корректирующий сигнал, и наоборот) . Выбор параметров и характеристик перечисленных 40 выше узлов, входящих в состав схем коррекции, а также интегратора 17 должен Осуществляться в первую очередь исходя из требований к динамике процессов в системе управления 45 и силовой схеме инвертора.

На фиг. 4 изображены кривые, иллюстрирующие процесс осуществления коррекции первой гармоники выходного сигнала в инверторе, регулируемом 5р по описанному алгоритму, при пятикратном диапазоне изменения выходной частоты F количество импульсов в полуволне линейного выходного напряжения при этом последовательно плавно 55 уменьшается с ростом частоты от одиннадцати до одного . Пунктирной линией обозначен ход изменения относительной величины первой гармонической составляющей U при линейном изменении величины среднего на полупериоде значения выходного напряжения инвертора без схемы коррекции (сплошная линия — изменение U, при

+ коррекции) . Здесь же показано изменение относительной продолжительности выходных импульсов, равной отношению текущей продолжительности импульсов выходной кривой к ее максимальному значению, равному половине длительности выходного импульса на верхнем частотном диапазоне, соответствующее закону линейного свя- . эанного регулирования среднего на полупериоде значения выходного напряжения инвертора. При этом постоянные значения ф сохраняются на подинтервалах регулирования, на которых в серединах тактовых интервалов в кривой линейного выходного напряжения инвертора формируются паузы регулируемых длительностей, гиперболической рост при увеличении частоты соответствует этапам регулирования, при которых в серединах тактовых интервалов формируются импульсы кривой выходного напряжения. Периодически наблюдаемые моменты совпадения значений скорректированных и нескорректированных амплитуд U соотг ветствуют, таким образом, формам выходной кривой, при которых продолжительности сигналов (импульсов) управления, и, что эквивалентно, продолжительности всех .пауз между выходными импульсами внутри тактовых интервалов 60-градусных продолжительностей равны между собой, Логический узел 15 системы управления, включенный между выходом компаратора 2 и основным входом распределителя 14 импульсов, обеспечивает гарантированную минимальную продолжительность временных интерва" лов между двумя соседними коммута1 циями вентилей силовой схемы инвертора на всем диапазоне регулирования. Один из возможных вариантов структуры логического узла 15 представлен на фиг, 5, Приведенная схема включает в свой состав последовательно соединенные формирователь

31 коротких импульсов и одновибратор

32, выход которого связан с первыми входами конъюнкторов 33 и 34, Выходы элементов 33 и 34 присоединены к входам IK-триггера 35, связанного по

1548830

12 выходу с распределителем 14. На вто- рой вход элемента 33 поступает сигнал непосредственно с выхода компаратора

2, а поступающий на второй вход коньюнктора 34 этот же сигнал предвари—

5 тельно инвертируется логическим инвертором 36 ° Величина минимально допустимого временного интервала между коммутациями при этом определяется длительностью выходных импульсов одновибратора 13.

Таким образом„введение в состав системы управления инвертором небольшого числа дополнительных несложных узлов позволяет обеспечить линейный характер изменения первой гармоники кривой выходного напряжения трехфазного инвертора в процессе регулирования выходной частоты. В частности, датчик среднего на полупериоде значения выходного напряжения системы может быть построен на базе выпрямительных мостовых схем со сглаживающим пульсации конденсатором 25 и с согласующим усилителем на выходе, Плавное квазилинейное изменение ос— новной гармоники напряжения на выходе инвертора, Ь свою очередь, способствует улучшению энергетических и ди- 30 намических характеристик асинхронного электродвигателя, питающегося от инВертора, работающего в режиме постоянства отношения величины напряжения к частоте (в режиме постоянства момента применительно к частотно-регулируемому электроприводу переменного тока) .

Формула и з о б р е т е н и я

Устройство для управления регулируемым мостовым инвертором, содержащее интегратор, выход которого связан с входами двух пороговых уз- 45 лов и с первым входом компаратора, выход первого порогового узла соединен с R-входом счетного триггера, выход второго порогового узла связан

c S-ВхОДОм счетного триггера через первый вход дизъюнктора, выход триггера подключен к управляющей цепи двухпозиционного ключа, две клеммы которого связаны с источниками положительного и отрицательного постоянного напряжения, а общий вывод двухпозиционного ключа подсоединен к входу интегратора, блок задания частоты, связанный с генератором тактовых импульсов, соединенным с регистром, прямой выход младшего разряда которого связан с установочным входом счетного триггера, инверсный выход младшего разряда регистра присоединен к второму входу дизъюнктора, вы- ходы старших разрядов регистра подключены к соответствующим тактовым входам распределителя управляющих импульсов, основной вход которого через логический блок связан с выходом компаратора, при этом логический блок состоит из последовательно соединенных формирователя коротких импульсов и одновибратора, выход которого связан с первыми входами двух конъюнкторов выходы которых подклю— чены к входам IK-триггера, вход формирователя коротких импульсов и второй вход первого конъюнктора объединены между собой и через логический инвертор связаны с вторым входом второго конъюнктора, о т л и ч а ю— щ е е с я тем, что, с целью линеаризации закона изменения первой гармоники выходного напряжения трехфазного инвертора в процессе связанного регулирования частоты и величины выходного сигнала, оно снабжено сумматором, датчиком среднего на полупериоде значения выходного напряжения инвертора, третьим пороговым узлом, дополнительным дизъюнктором, 1 тремя управляемыми ключами, двумя интеграторами, дополнительным двухпозицио иным ключом, дифференцирующей цепью, RS-триггером и блоком хранения и преобразования сигнала, включающим усилитель постоянного тока с емкостным элементом на входе, причем регистр выполнен четырехразрядным, усилитель выполнен с управляемым коэффициентом передачи, его управляющая цепь связана с выходом блока задания частоты, первый дополнительный интег— ратор выполнен двухвходовым, его минусовый вход соединен с выходом датчика среднего на полупериоде значения выходного напряжения, плюсовой вход первого дополнительного интегратора связан с выходом блока задания частоты, подключенного также к первому входу сумматора, второй вход сумматора соединен с выходом первого дополнительного интегратора, третий вход сумматора подключен к выходу усилителя блока хранения и преобразования сигнала, а выход сумматора

l4 !

13 связан с вторым входом компаратора, вход третьего порогового узла соединен с выходом основного интегратора, выходы основных пороговых блоков через дизъюнктор подключены к R-входу

RS-триггера, две клеммы дополнительного двухпозиционного ключа соединены соответственно с выходами источников положительного и отрицательного напряжений, его общий вывод через первый управляемый ключ связан с входом второго дополнительного интегратора, выход которого через второй управляемый ключ подсоединен к входу усилителя блока хранения и преобразования

1 сигнала, выход тр етьего пора гово го узла соединен с управляющей цепью дополнительного двухпоэиционного ключа, прямой выход RS-триггера связан с управляющей цепью первого управляемого ключа, инверсный выход этого триггера присоединен к управляющей цепи второго управляемого ключа, 10 прямой выход младшего разряда регистра через дифференцирующую цепь подключен к S-входу RS-триггера и к управляющей цепи третьего управляемого ключа, шунтирующего накопительный элемент второго дополнительного интегратора.

1548830 г

Qadi

Составитель О. Парфенова

Техред Л.Олийнык Корректор О. Кравцова

Редактор Н. Лазаренко

Тираж 496

Заказ 144

Подп ис но е

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР.

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-издательский комбинат "Патент", r. Ужгород, ул, Гагарина, 101 !