Устройство для контроля постоянной памяти

Устройство для контроля постоянной памяти

Иллюстрации

Показать все

Реферат

 

Изобретение относится к вычислительной технике, предназначено для использования в составе стендов проверки блоков постоянной памяти и является усовершенствованием устройства по авт. св. N 1341683. Цель изобретения - повышение достоверности контроля и расширение области применения устройства за счет обеспечения обхода ячеек памяти с несанкционированным доступом в процессе контроля. Устройство содержит генератор 1 импульсов, блок 2 местного управления, распределитель 8 импульсов, элементы ИЛИ 9, 29 И 30, счетчик 10 адресов, блок 12 контроля по модулю, блок 13 сравнения, элементы И 15, 27 и 28, элемент НЕ 16, одноразрядный блок 17 памяти, регистры 21 - 24, коммутатор 25, блок 26 сумматоров по модулю два. Пословный контроль памяти дополнен контрольным суммированием массива, разница между контрольной суммой, записанной в блоке постоянной памяти, и полученной суммой, которая не учитывает слова с адресами, отмеченными в блоке одноразрядной памяти, компенсируется кодом коррекции контрольной суммы. 1 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (19) ((1) (g)g G 11 С 29/00

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

H A ВТОРСНОМУ СВИДЕТЕЛЬСТВУ (61) 1341683 (21) 4369521/24-24 (22) 26.01.88 (46) 15.03.90. Бюл. М 10 (72) К.В.Семин, Ю.Л.Спирин и И.Л.Ямутов (53) 681.327(088.8) ГОСУДАРСТВЕННЫЙ КОМИТЕТ

flO ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

flPH ГКНТ СССР (56) Авторское свидетельство СССР

У 1341683, кл. G 11 С 29/00, 1985. (54) УСТРОЙСТВО ДЛЯ KOHTPOJIH ПОСТОЯННОЙ ПАМЯТИ (57) Изобретение относится к вычислительной технике, предназначено для использования в составе стендов проверки постоянной памяти и является усовершенствованием устройства по авт.св. N - 1341683. Цель изобретения -) повышение достоверности контроля и расширение области применения устрой2 ства за счет обеспечения обхода ячеек памяти с несанкционированным доступом в процессе контроля. Устройство содержит генератор 1 импульсов, блок 2 местного управления, распределитель 8 импульсов, элементы ИЛИ 9, 29 и 30, счетчик 10 адресов, блок 12 контроля по модулю, блок 13 сравнения, элементы И 15,27 и 28, элемент

HE 16, одноразрядный блок 17 памяти, регистры 21-24, коммутатор 25, блок

26 сумматоров по модулю два. Пословный контроль памяти дополнен контрольным суммированием массива, разница между контрольной суммой, записанной в блоке постоянной памяти, и полученной суммой, которая не учитывает слова с адресами, отмеченными в блоке одноразрядной памяти, компенсируется кодом коррекции контрольной суммы. 1 ил.

1550588

И зобретение относится .к вычислиельной технике и предназначено для спользования в составе =тендов про ерки постоянных запоминающих уст1>ойств.

Цель изобретения — повышение дос1оверности контроля и расширение области применения устройства за счет

< беспечения обхода ячеек памяти с несанкционированным доступом в проессе контроля.

На чертеже изображена функциональ ая схема предлагаемого устройства.

Устройство содержит генератор 1 ( импульсов, блок 2 местного управле«ия, состоящий из триггера 3 пуска

r ервого элемента И 4, первого элеента ИЛИ 5, вход 6 запуска, вход 7 станова, распределитель 8 импульов, второй элемент ИЛИ 9 и счетчик

0 адресов.

Устройство подключается к конт1 олируемому блоку 11 памяти. Устройство также содержит блок 12 контроля

rfo модулю два, блок 13 сравнения, 1 ход 14 конечного адреса, второй элемент И 15, элемент НЕ 16, однораз1 ядный блок 17 памяти, информацион ый. вход 18, управляющий вход 19 актовый вход 20 и регистры 21-24, оммутатор 25, блок 26 сумматоров

1о модулю два, третий 27 и четверый 28 элементы И, третий 29 и четертый 30 элементы ИЛИ„ вход 31 "Kop, 1 оррекции" и выход 32 "Ошибка".

Устройство работает следующим обРазом.

Предварительно в блок 17 записы вают исходную информацию, т. е. по адресам блока памяти, которые необходимо обойти счетчику 10 адреса (например, слова по этим адресам не прошиты), с входа 18 по сигналам входа 19 записываются единицы. В регистр 22 записывается код коррекции контрольной суммы, который представляет собой дополнительный код к числу, полученному в результате поразрядного сложения по модулю два слов, которые не опрашиваются в соответствии с информацией, записанной в блоке 17 одноразрядной памяти.

Счетчик 10 и регистры 21-24 в исходном состоянии содержат код 000...00 (цепи установки кода на чертеже не показаны). Коммутатор 25 в исходном положении пропускает сигналы с вы хода регистра 21 на вход блока 26.

10

25

30 регистра 21 суммируется с содержимым

35 регистра 24, на котором хранится

По окончании записи исходной информации устройство готово к работе.

Сигнал с входа 6 разрешает подачу импульсов с генератора 1 через блок

2 на распределитель 8 импульсов.

Распределитель 8 импульсов опрашивает контролируемый блок 11 памяти.

В последней ячейке памяти блока 11 записан дополнительный код суммы по модулю два всех чисел, хранящихся в предыдущих ячейках памяти.

Информация, считанная по адресу, сформированному на счетчике 10 адреса, поступает через регистр 21 в блок 12 контроля по модулю. Результат контроля поступает на один из входов элемента И 15, на другой вход которого поступает информация с блока 17. В том случае, если в блоке 17 по этому адресу записан ноль, то сигнал с блока 17 через элемент НЕ 16 пропускает результат контроля с блока

12 контроля по модулю. При этом, сигнал неисправности, выработанный блоком 12 контроля по модулю, пропускается на вход триггера 3 и уст.— ройство останавливается по неисправности на выбранном адресе. Если же в блоке памяти 17 по данному адресу записана единица, то сигнал неисправности блокируется, следовательно, адрес будет обойден. Содержимое сумма всех предыдущих слов контролируемого блока постоянной памяти. В том случае, если в блоке 17 одноразрядной памяти по данному адресу хранится ноль, то сигнал с распределителя 8 импульсов через элемент И 27 производит запись суммы в регистр

23, и следующий за ним через элемент

И 28 сигнал распределителя 8 перезаписывает сумму в регистр 24. Если же в блоке 17 одноразрядной памяти по данному адресу записана единица, она через элементы HE 16, а также элементы И 27 и 28 блокирует сигналы записи на регистры 23 и 24, содержимое которых не меняется. Следующим сигналом распределителя 8 импульсов увеличивается на единицу содержимое счетчика 10 адреса. По достижении конечного адреса содержимое счетчика 10 адреса совпадает с кодом на входе 14, блок 13 сравнения переключает коммутатор 25, происходит суммирование сформированной в регистре

Формула изобретения

Устройство для контроля постоянной памяти по авт. св. М - 1341683, о т л и ч а ю щ е е с я тем, что, .с целью повышения достоверности контроля и расширения области применения устройства за счет. обеспечения обхода ячеек памяти с несанкционированным доступом в процессе контроля, в него введены коммутатор, блок сумматоров по модулю два, второй и третий регистры, третий и четвертый. СоставителЬ В.Рудаков

Редактор T,Ïàðôåíîâà Техред М.Ходанич Корректор СЛекмар

Заказ 277 Тираж 484 Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-издательский комбинат "Патент", г.ужгород, ул. Гагарина, 101

5 1

24 суммы с кодом коррекции контрольной суммы и сигнал с блока 13 через элемент ИЛИ 29 записывает сформированный таким образом код в регистр 23.

В том случае, если в контролируемом блоке имеются кратные ошибки, невыявленные пословным контролем, например по модулю два, результирующий код в регистре 23 будет отличаться от кода 00...0, и на выходе элемента,ИЛИ 30, т.е. на выходе 32 устройства будет сигнал единичного уровня. Если же ошибки в блоке 11 отсутствуют, результирующий код в регистре 23 имеет вид 00...0, и на выходе 32 устройства будет сигнал нулевого уровня.

550588 6 элементы И, третий и четвертый элементы ИЛИ, причем выход блока срав- нения соединен с управляющим входом

5 коммутатора и первым входом третьего элемента ИЛИ, второй вход которого соединен с выходом третьего элемента И, выход элемента НЕ подключен к первым входам третьего и

1ð четвертого элементов И, вторые входы которых соединены соответственно с шестым и седьмым выходами распре1 делителя импульсов, выходы третьего элемента ИЛИ и четвертого элемента И подключены соответственно к управляющим входам второго и третьего регистров, выход первого регистра соединен с первым информационным входом коммутатора, второй информационный

ft вход которого является входом Код коррекции" устройства, выход коммутатора.соединен с первым входом блока сумматоров по модулю два, второй вход которого подключен к выходу третьего регистра, выход блока сум.маторов по модулю два соединен с информационным входом второго регистра, выходы второго регистра соединены поразрядно с информационными входами третьего регистра и входами четвертого элемента ИЛИ, выход которого является выходом "Ошибка" устройства.