Коммутатор для управления шаговым двигателем

Коммутатор для управления шаговым двигателем

Иллюстрации

Показать все

Реферат

 

Изобретение относится к автоматике, а именно к системам управления с шаговыми двигателями. Целью изобретения является повышение надежности путем исключения сбойных ситуаций вследствие ошибок оператора. Коммутатор содержит генератор 1 импульсов, двоичный счетчик 2, реверсивный двоичный счетчик 3, блок памяти 4, первый 5 и второй 6 элементы ИЛИ, многоканальный выходной усилитель 7, тактовую 8 шину, шину управления 9, шину реверса 10, шину выбора режимов коммутации 11, 12 и 13, шину 14 включения шагового двигателя, первый 15 и второй 16 элементы И-НЕ, первый 17 и второй 18 инверторы, первый 19 и второй 20 элементы И. 1 ил.

СООЗ COBETCHHX

ССЩИАЛИСТИЧЕСНИХ

РЕСПУБЛИН (5l)5 G 05 В 19 40

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

rlO ИЗОБРЕТЕНИЯМ И ОТИРЫТИЯМ

ПРИ ГННТ СССР (61) 1471 1 75 (21) 4463529/24-24 (22) 19 ° 07.88 (4e) 23.03.90. Еюл. М- 11 (71) Специальное конструкторско-технологическое бюро с опытньм производством при Белорусском государственном университете им.В.И.Ленина (72) В.В. Нижникою, Б.Д.Телегин, И.Н.Рудоц и В.И.Лакизо (53) 621 . 503. 55 (088. 8) (56) Авторское свидетельство СССР

Ф 1471175, кл, С 05 В 19/40, 1987.

Анторское свидетельство СССР по заявке ll 4298718/24-24, кл, G 05 B 19/40, 28.08.87. (54) КОММУТАТОР ДЛЯ УПРАВЛЕНИЯ РАГОВЬ1М ДВИГАТЕЛЕМ

ÄÄSUÄÄ 1552149 А 2

2 (57) Изобретение относится к автоматике, а именно к системам управления с шаговыми двигателями. Цельш изобретения является повышение надежности путем исключения сбойных ситуаций вследствие ошибок оператора. Коммутатор содержит генератор l имцульсон, двоичный счетчик 2, реверсинный двоичный счетчик 3, блок памяти 4,первый 5 н второй 6 элементы ИЛИ, многоканальный выходной усилитель 7, тактовую

8 шину, шину управления 9, шину реверса l0, шины выбора режимов коммутации 11, 12, и 13 и шину 14 в <лючения шагового двигателя, первый 15 и второй 1 б элементы И-НЕ, первый 17 и второй 18 инверторы, первый 19 и второй 20 элементы И. 1 ил. 1 табл.!

552149

Изобретение относится к автоматике, а именно к системам управления с щаговыми двигателями и является усовершенствованием изобретения по ант.св. N - 47! 175.

Белью изобретения является повь|шение надежности путем исключения сбойных ситуаций вследствие ошибок оператора. 1О

На чертеже представлена блок-схема предлагаемого коммутатора для управления шаговым двигателем (ШД) .

Коммутатор дпя упранления шаговым двигателем содержит генератор 1 им- 15 пульсов, двоичный счетчик 2 и ревер,синный двоичный счетчик 3, блок 4 памяти, первый 5 и второй 6 элементы

ИЛИ, многоканальный выходной усилитель 7, тактовую шину 8., шину 9 уп- 20 равления, шину 0 реверса, шины 1 -13 выбора режима коммутации, шину 14 включения ЩЦ, первый 15 и второй !6 элементы И-НГ, первый 17 и второй 18 инверторы, первый 19 и второй 20 зле- 25 менты И.

Компаратор работает следующим образом.

Тактовые импульсы, поступающие на тактовую шину 8 коммутатора, подаются на разрешающий вход генератора .! импульсов и вход установки нуля двоичного счетчика 2.

По переднему Фронту каждого поступающего импульса генератор 1 импульсов запускается и вырабатывает последо35 вательность импульсов с частотой, превышающей частоту следования тактовых импульсов и определяемой как контролируемой длительностью тактового импульса, так и емкостью двоич—

I ного счетчика 2, разрешение на счет которому выдается также по переднему фронту поступающего по тактовой шине ,импульса, так что на тактовый вход реверсивного двоичного счетчика 3 импульс переноса с выхода двоичного счетчика 2 поступит только в том случае, есть длительность импульсов на тактовой шине соответствует заданной.

По заднему Фронту импульса, поступившего по тактовой шине, двоичный счетчик 2 обнуляется, а генератор,, 1 прекращает вырабатывать последовательность импульсов заданной частоты.

С приходом нового импульса вышеописанный процесс повторяется, обеспечивая пропускание на тактовый вход реверсивного двоичного счетчика 3 толь ко так товых импульсов заданной длительности и блокировку помеховых сигналов в составе пакетов помех, с длитель нос тью меньше з ада нног о з начения.

1!ри подаче на шину 9 управления потенциального сигнала разрешения счета реверсивный двоичный счетчик 3 отсчитывает поступающие на его тактовый нход импульсы, при этом записываемое в счетчик 3 двоичное число с каждым тактовым импульсом увеличивается или уменьшается на единицу, в зависимости от уровня потенциального сигнала на шине реверса 10, т.е. на входе для задания направления счета, в то время как коэффициент пересчета реверсивного двоичного счетчика 3, определяемый типом используемого шагового двигателя и режимом коммутации его обмоток, Формируется (с учетом логической единицы на первом инФормационном входе реверсивного двоичного счетчика 3) с помощью первого

15 и второго 16 элементов И-НЕ, первого 17 и второго 18 инверторов, а также второго элемента 20 И из соответствующих потенциальных сигналов

1 подаваемых на шины 12 и 13 выбора режима .коммутации. Из этих же сигналов, а также из сигналов, снимаемых с выходов третьего и четвертого разрядов реверсивного двоичного счетчика 3, с помощью первого элемента И !

9Ä первого 5 и второго 6 элементов

ИЛИ одновременно формирук тся третий, четвертый и пятый разряды адресного кода блока 4 памяти, первый и второй! разряды которого задаются непосредственно состояниями выходов первого и второго разрядов реверсивного двоичного счетчика 3. Поступая на адресные входы блока 4 памяти и изменяясь,по каждому тактовому импульсу, этот адресный код обеспечивает нри подаче разрешающего потенциального сигнала низкого уровня:на шийу включения шагового двигателя 14 (т.е. на разрешающий вход блоха 4 памяти) ньг борку из блока 4 памяти кодовых комбинаций, соответствующих заданному режиму коммутации Фаз выбранного шагового двигателя. Распределение

-памяти н блоке 4 для использования его в предлагаемом коммутаторе и зависимость модуля счета реверсивного двоичного счетчика 3 и адресного кода н (десятичной системе) от потенци5 1 5521 альных сигналов на шинах 12 и 13 предс тавлены в таблице .

Как модуль счета реверсивного двоичного счетчика 3, так и адресное 5 поле блока 4 памяти задаются соответственно типу ШД и режиму коммутации

его фаз всего лишь двумя потенциальными сигналами на шинах 12 и 13 выбора режима коммутации. 10

При изменении уровня потенциального сигнала на шине IO реверса адресные коды меняются в обратной последовательности, обеспечивая считывание записанной в блоке 4 памяти информации в обратном порядке и тем самым обработку реверса шагового двигателя и его вращение в противоположном направлении.

При подаче потенциального сигнала запрета счета на шину 9 управления реверсивный двоичный счетчик оста:навливается с сохранением информации благодаря чему обеспечивается фиксированная стоянка шагового двигателя.

Если в данном режиме на шину 14 включения ШД подать запрещающий потенциальный сигнал высокого уровня, то на всех выходах блока 4 памяти, независимо от состояния адресных входов, появятся сигналы одинакового (высокогo) уровня, обеспечивающие запирание многоканального выходного усилителя 7 и тем самым обесточивание обмоток шагового двигателя с сохранением информации о состоянии коммутатора. Этот режим эФфективен, к примеру, при необходимости продолжительных остановок шагового двигателя. в процессе работы без потери информации.

Таким образом, предлагаемый коммутатор в сравнении с известным обладает более высокой надежностью обес%

45 печивая однозначное соответствие

49 б между информацией, подаваемой на информационные входы реверсивного двоичного счетчика, и сочетаниями потенциальных сигналов на шинах выбора режима коммутации, причем задание режима работы соответственно типу выбранного ШД и режиму коммутации

Фаз выполняется путем подачи потенциальных сигналов всего лишь на две шины выбора режима коммутации при одновременном исключении причин сбойных ситуаций-, возможных у,известного коммутатора вследствие ошибок опсратора.

Формула изобретения

Коммутатор для управления шаговым двигателем по авт . св . М I 4?! 1 75, отличающийся тем, что, с целью повышения надежности путем исключения сбойных ситуаций вследствие ошибок оператора, в него дополнительно введены первый и второй элементы

И вЂ” НЕ, первый и второй инверторы, пер.— вый и второи элементы И, причем выход первого элемента И является первой шиной выбора режима коммутации, первый вход первого элемента И подключен к второй шине выбора режима коммутации, к первым входам первого и второго элементов И-HE и к входу первого инвертора, подключенного выходом к первому входу второго элемента И, второй вход которого подключен к третьей шине выбора режима коммутации, к вторым входам первого элемента И-НЕ, первого элемента И и к входу второго инвертора, причем первый информационный вход реверсивного двоичного счетчика подключен к шине.высокого потенциала, второй информационный вход — к выходу второго элемента И-НЕ, третий информационный входк выходу второго инвертора, четвертый — к выходу второго элемента И.

l 552149

Модуль

Д счета

Адрес блока

4 паШины

13 12

Информационные входы счетчика

Режим работы и тип ШД мяти

8 0-7 BOCbMHVGKTHBH коммутация четырехфазного ШД

1†- 12-2-23-3-34-4-4!

6 8-13 Шеститактная коммутация трехфазного ШД

1-! 2-2-23-3-31

12 16-27 Двенадцатитактная коммутация шестифазного ШД

12-123-23-234-34-34545-456-56-561-61-612

4. 28-31 Четырехтактная коммутация четырехфазного ШД

12-23-34-41

0 0

0 ll 0

0 1 1

Сос тавитель И. Слинько

Техред д,Олийнык Корректор М.Пожо

Редактор В, Бугренкова

Заказ 329 Тираж 672 Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж вЂ” 35, Раушская наб., д. 4/5

Производственно-издательский комбинат "Патент", г.ужгород, ул. Гагарина, 101