Устройство для вычисления суммы произведений

Устройство для вычисления суммы произведений

Иллюстрации

Показать все

Реферат

 

Изобретение относится к области вычислительной техники и предназначено для применения в системах сбора и обработки акустических и речевых сигналов. Устройство может быть использовано в многопроцессорных системах обработки сигналов и осуществляет операцию Σ A<SB POS="POST">I</SB>X<SB POS="POST">I</SB>. Цель изобретения - повышение быстродействия. Цель изобретения достигается введением второго сумматора в блоке сумматора-накопителя частичных произведений, а также второго порта считывания в оперативном запоминающем устройстве. Это позволяет повысить быстродействие почти в 2 раза. Устройство может быть реализовано в виде большой интегральной схемы и содержит два блока 1, 3 регистров сдвига, блок 5 памяти, два сумматора 6, 7, регистр накопитель 8. 2 ил.

СОЮЭ СОВЕтСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИН

„„SU„, 1552178 А1 (51)5 G 06 F 7/544 7, 52

ГОСУДАРСТВЕННЫЙ НОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТНРЫТИЯМ .

ПРИ ГКНТ СССР

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К А ВТОРСНОМУ СВИДЕТЕЛЬСТВУ

2 применения в системах сбора и обработки акустических и речевых сигналов. Устройство может быть использовано в многопроцессорных системах обработки сигналов и осуществляет one5 рацию, а„х„. Цель изобретения— -1 повышение быстродействия. — достигается введением второго сумматора в блоке сумматора-накопителя частичных . произведений, а также второго порта считывания в оперативном запоминающем устройстве. Это позволяет повысить быстродействие почти в 2 раза. Устройство может быть реализовано в виде большой интегральной схемы и содержит а два блока 1, 3 регистров сдвига, блок

5 памяти, два сумматора 6, 7 регистр-накопитель 8. 2 ил. (21) 4472957/24-24 (22) 04.07.88 (46) 23.03.90. Бюл. И- 11 (71) Московский инженерно-физический институт (72) Б.Г. Борисовский, В.И. алкина и Ю.П. Фиретов (53) 681.325 (088.8) (56) Цифровые фильтры в электротехнике и связи. /Под ред. Л.М. Гольденберга. — M. Радио и связь, 1982, с. 124, рис. 4 ° 19.

Там же, с. 107, рис, 4,10..(54) УСТРОЙСТВО ДЛЯ ВЫЧИСЛЕНИЯ СУММЫ

ПРОИЗВЕДЕНИЙ (57) Изобретение относится к вычислительной технике и предназначено для

I.Вь анйь

Chad мчмвеа ризраАЮ йод ютта рюрюМ фисЛ

1552178

Изобретение относится к вычисли1гельной технике, предназначено для применения в системах сбора и обработки акустических и речевых сигналов и осуществляет операцию тина . а х; где а; — коэффициенты, х; — переменные .

Цель изобретения — повышение быстродействия. 10

На фиг.1 представлена структурная ! схема устройства на фиг.2 — диаграм2 ма,.поясняющая функционирование устройства.

Устройство содержит первый блок 1 регистров сдвига, входы которого соединены с входами 2 нечетных разрядов числа, второй блок 3 регистров сдвига, входы которого соединены с входами 4 четных разрядов, блок 5 па- 20 мяти, первый. 6 и второй 7 сумматоры, регистр-накопитель 8, первый 9 и второй 10 входы размещения записи, входы 11 и 12 разрешения сдвига, вход

ДЗ сброса, третий вход 14 разрешения 25

-,àïèñè, Причем входы 9, 10 и 13, а также 10, 11 и 14 могут быть объединены.

В ходе выполнения алгоритма необходимо осуществлять сдвиг данных.

Это делается следующим образом.. Выходы первого порта блока 5 соединены с входами сумматора 6 со сдвигом на адин разряд влево, выходы регистра 8 соединены с входами сумматора 7 со

35 сдвигом на два разряда-вправо. Уст5 ройство осуществляет операцию à õ

О (=! таблично-алгоритмическим способом.

В память записываются частичные про- 40 изведения. Причем в каждую ячейку с

appecoM (!)(..., К> ) rpe К, = 0 1 записывается число = ю(,!а, +...+

+oL а

Устройство работает следующим об- 45 разом.

В первом такте подается импульс на входы 9 и 10. Производится загрузка чисел х„,х,...,x5, и сброс содержимого регистра-накопителя. Причем 50 нечетные разряды чисел загружаются в регистры блока 1, четные раэряды— в регистры блока 2.

В следующей серии из восьми тактов подаются импульсы на входы 10, 11 и 14 осуществляется вычисление

5 а;х1а На выходе второго порта

1=1 (а,х + ах (!) (!)

-((И

«2 +(ах +

+ ° ° .+ах )» (1)

5 5 (<) ...+ а х ).

Таким образом, во втором такте в регистр-накопитель 8 по импульсу на входе 14 записывается число

4 ((2 -) — а;х; 2, По приходе =о импульса на входы 10 и 11 происходит сдвиг на один разряд вправо информации в регистрах блоков 1 и 3.

В третьем такте на выходе сумматора 6 образуется число, равное

22 (+ 5 а;х 2 + (1

+,,0 а;х(;

По импульсу на входе 13 это число записывается в регистр-накопитель

8, а в регистрах блоков 1 и 3 осуществляется сдвиг на один разряд вправо. В последнем, девятом, такте вычисляется и записывается в регистр

8 число

21 (+ +àà 2 +

+ а;х(, ) =,,= а,х; 2

1 \ 5=! 1=т.е. требуемое число.

Формула и э обретения

Устройство для вычисления суммы произведений, содержащее первый блок регистров сдвига, первый сумматор, блок памяти и регистр-накопитель,выход которого является выходом результата устройства, выходы. первого блока регистров сдвига соединены с первыми адресными входами блока памяти, перблока 5 устанавливается число, находящееся в ячейке с адресом jx

1 (!) q (1) х,, где х„- младшие разряды чисел х,...х . На выходе первого пор!

Э та устанавливается число, находящееся в ячеике с адресом х, Г (2) (e) 7 (2) х где х — вторые разряды чисел х,«,.

Тогда на,выходе первого сумматора образуется число

Составитель Н, Маркелова

Редактор В. Петраш Техред g,oäèéíûê Корректор С. Черни

Заказ 331 Тираж 564 Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., д, 4/5

Производственно-издательский комбинат "Патент", r. Ужгород, ул. Гагарина, 101

5 15521 вые выходы которого соединены с первыми информационными входами первого сумматора, выходы которого соединены с информационными входами регистранакопителя, о т л и ч а ю щ е е с я тем, что, с целью повышения быстродействия, в него введены второй блок регистров сдвига и второй сумматор, выходы которого соединены с вторыми информационными входами первого сумматора, выходы регистра-накопителя соединены с первыми информационными входами второго сумматора, вторые информационные входы которого соединены с вторыми выходами блока памяти, вторые адресные входы которого соединены с выходами второго блока регистров сдвига, информационные входы

78 6 которого соединены с входами нечетных разрядов числа устройства, входы четных разрядов числа устройства соединены с информационными входами первого блока регистров сдвига, первый и второй входы ра.=решения записи устройства соединены с входами разрешения записи второго и первого блоков регистров сдвига соответственно„ первый и второй входы сдвига устрой- ства соединены с входами управления сдвигом второго и первого блоков регистра сдвига соответственно, вход сброса устройства соединен с одноименным входом регистра-накопителя, вход разрешения записи которого соединен с третьим входом разрешения записи устройства.