Формирователь тестов

Формирователь тестов

Иллюстрации

Показать все

Реферат

 

Изобретение относится к автоматике и вычислительной технике и может быть использовано в устройствах контроля. Цель изобретения - повышение быстродействия. Формирователь содержит узел 4 выдачи теста, генератор 1 псевдослучайных кодов, блок управления 5, блок 2 формирования последовательности микротестов 6 и дешифратор 3. 7 илл.

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИК

РЕСПУБЛИН ((9) SU (н) (51) 5 G 06 F 11/26

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

М А BTOPCHOMY СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ НОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТНРЫТИЯМ

ПРИ ГННТ СССР (21) 4332851/24-24 (22) 25.11.87 (46) 23.03,90, Бюл. МР 1! (71) Кишиневский политехнический институт им. С. Лазо (72) А.А. Гремальский и С.М. Андроник (53) 681.3 (088.8) (56) Авторское свидетельство СССР

9 1010632, кл. G 06 F 11/26, 1981.

Авторское свидетельство СССР

В 1291986, кл. G 06 F 11/26, 1985.

2 (54) ФОРМИРОВАТЕЛЬ ТЕСТОВ (57) Изобретение относится к автоматике и вычислительной технике и может быть использовано в устройствах контроля. Цель изобретения— повышение быстродействия. Формирователь содержит узел 4 выдачи теста, генератор 1 псевдослучайных кодов, блок управления 5, блок 2 формирования последовательности микротестов и дешифратор 3. 7 ил.

1552185

Изобретение относится к автоматике и вычислительной технике и может быть использовано в устройствах контроля °

Цель изобретения — повышение быстродействия.

На фиг.1 представлена структурная хема формирователя; на фиг.2 — схе а генератора псевдослучайных кодов, а фиг.3 — схема блока формирования

1 оследовательности микротестов, на иг.4 — схема узла выдачи теста, .на иг.5 — блок-,схема работы блока управления, на фиг.б - схема блока упавления, на фиг.7 — временные диагаммы работы формирователя.

Формирователь тестов содержит генератор 1 псевдослучайных кодов, блок

$ формирования последовательности микротестов, дешифратор 3 длины ко. чанды, узел 4 выдачи теста, блок 5 правления.

В генераторе (фиг.2) используется сдвиговый регистр 6 и сумматор 7 по

Модулю два.

Блок 2 (фиг.3) содержит генератор

8 псевдослучайной последовательности, регистр 9, блок 10 памяти модифицированной матрицы переходных вероятностей и блок 11 памяти кодов команд.

Узел 4 выдачи теста (фиг.4) пред назначен для формирования очередного слова команды и состоит из мульти плексора 12, буферного регистра 13, триггера 14, элемента ИЛИ 15 и эле мента 16 задержки.

Блок 5 управления (фиг.5) представляет собой синхронный управляющий

1 автомат с множеством внутренних сос40 тояний а,а,...,а7 и содержит генератор 17 тактовых импульсов, элементы И-ИЛИ 18 и 19, элементы И 2029, элементы ИЛИ 30-34 и триггеры

35-37. Причем элементы 18-21, 30 образуют дешифратор, элементы 22-29 и 31-34 образуют шифратор.

Генератор 1 псевдослучайных кодов предназначен для генерации случайных чисел, используемых в качестве

50 второго, третьего,и т,д„ слова команды, т.е. в качестве адресов и данных.

В простейшем случае-он может быть реализован на сдвиговых регистрах с обратными связями.

Блок 2 фор мир ов ания по следов ательности микротестов предназначен для формирования первого слова ко". манды. Формируемые слова образуют псевдослучайную последовательность, в которой вероятность появления очередного кода команды зависит от того, какой код команды выдавался в предыдущем такте. Стохастические свойства указанной последовательности определяются матрицей переходных вероятностей цепи Маркова.

Дешифратор 3 предназначен для определения структуры формируемой команды. На вход дешифратора поступает первое слово команды, а на его i-м выходе, где i — длина дешифруемой команды, появляется сигнал логической единицы. Дешифратор имеет g выходов = 1-1,где 1 — максимально возможная длина команды).

Генератор 8 псевдослучайных чисел вырабатывает равномерно распределенные числа. В простейшем случае он может быть реализован по той же схеме, что и генератор 1 (фиг.2). При подаче на вход генератора 8 сигнала

Пуск на его выходе появляется псевдослучайное число. Очередное псевдослучайное число вырабатывается при

IT 11 подаче следующего сигнала Пуск и т.д.

Регистр 9 предназначен для хранения номера текущего состояния (адреса строки) цепи Маркова. Блок 10 памяти модифицированной матрицы переходных вероятностей представляет собой двухмерный массив из 1од,a(разрядных слов, где n — - число состояний цепи Маркова. Число и состояний цепи определяется числом команд микропроцессора, для проверки которых необходимо сформировать соответствующий тест. Адресация слова осуществляется путем указания номера строки в регистре 9 (вход Aq) и номера столбца на выходе генератора 8 (вход A ).

Число строк блока 10 памяти модифицированной матрицы переходных вероятностей равно и а число столбцов

2, где m определяется способом представления переходных вероятностей

Р; „в виде Р; „= с ; ° 2 ", ; ° целое.

В простейшем случае блок 10 и блок 11 — постоянные запоминающие устройства, содержащие соответствующую матрицу и коды. Мультиплексор

12 в зависимости от значения сигнала на его управляющем входе передает на выход либо данные с входа

D (.й = О), либо данные с входа

D (й = 1). В более сложных слу5 15521 чаях при формировании тестов для разнотипных микропроцессоров блоки

10 могут быть реализованы в виде пере "репрограммируемых запоминающих уст5 ройств либо оперативных запоминающих устройств. При использовании оперативных запоминающих устройств перед запуском формирователя в блоки 10 и

11 памяти загружается соответствующая матрица и необходимые коды (на фиг.3 устройства загрузки не показаны).

Элементы 18-21 и 30 реализуют функцию возбуждения памяти автомата, триггеры 35-37 — память автомата, элементы 22-29 образуют дешифратор состояний автомата, элементы 31-34 образуют шифратор выходных сигналов.

Таблица переходов автомата реализует алгоритм управления, представленный на фиг.5, где знаком Х отмечены состояния памяти автомата. При этом состояния кодируются следующим образом: а — 000» à q — 010; àQ — 1 11;25 ар, — 110, а4 100; ав — 101, a —

001; а„— 011, где, двоичными числами вида 0(lO(q о(обозначены состояния триггеров 37, 36 и 35. формирователь работает следующим $ц образом.

В исходном состоянии триггеры 3537 и регистр 9 установлены в нулевое состояние (цепи начальной установки не показаны). В случае, если блоки

10 и 11 выполнены в виде оперативных запоминающих устройств, перед началом работы в блок 10 загружается модифицированная матрица переходных вероятностей А, а в блок 11 коды проверяемых команд (на фиг.3 устройства загрузки не показаны), Модифицированная матрица переходных вероятностей А получается следующим образом.

Псевдослучайная последовательность тестовых команд, которую необходимо выработать на входе формирователя, рассматривается как марковский процесс задаваемый прОстОЙ Од нородной цепью Маркова вида S = ($ )

= О, п-1, с матрицей переходных вероятностей Р = )) Р;„ где Р1 вероятность перехода за один такт из состояния $; в состояние $к. При этом каждому состоянию S цепи Мар55 кова соответствует некоторая команда I; проверяемого микропроцессора.

Последовательности состояний, через

85 6 которые проходит цепь Маркова, соответствует последовательность команд, выдаваемых на выходе формирователя.

Переходные вероятности Р;„ выбирают исходя из требований обеспечения условий загрузки, проявления и транспортировки неисправностей.

Представим каждый элемент Р;„ в виде

Р к i< 2 где ;„- целое, m — целое.

Величина m определяет точность представления элементов матрицы P.

Модифицированная матрица переходных вероятностей А имеет виа А Е а . е

\1 )

= О, о-1, j = 0,2 -1. Строка А;, 1ф соответствующая состоянию $1, представляет собой числовую последовательность, состоящую из и серий, причем К-я серия, соответствующая состоянию $й, состоит из номеров повторенных Ы;к раз.

Таким образом, каждая строка А; содержит номера всевозможных следующих состояний $(р $ р ° ° ° р$кр ° ° ° Sll-ly причем число повторений каждого номера k состояния $ „ прямо пропорционально вероятности Р;, При использовании постоянных либо перепрограммируемых запоминающих устройств в блоках 10 и 11 содержится модифицированная матрица А и соответствующие коды команд.

По сигналу пуска генератор 17 тактовых импульсов йачинает формирование тактовых импульсов.

Поскольку триггеры 35-37 находятся в нулевом состоянии, первый тактовый импульс через элементы 22 и 31 поступает на вход "Пуск" блока 2.

При этом генератор 8 вырабатывает псевдослучайное число. По заднему фронту первого тактового импульса триггер 36 переходит в единичное состояние.

Второй тактовый импульс через элементы 23, 32 и 33 поступает на блок

2 и вход "Пуск" генератора 1 псевдослучайных кодов. При этом осуществляется чтение из блока 10, а генератор 1 псевдослучайных кодов вырабатывает псевдослучайное число. В качестве адреса строки используется содержимое регистра 9, т.е. ноль, 1552185 а в качестве адреса столбца — псевдослучайное число, поступившее от генератора 8. На выходе D блока 10 памяти модифицированной матрицы пе5 реходных вероятностей появляется номер k некоторого состояния Sg цепи Маркова, т.е. цепь переходит из состояния S; в состояние S ». По заднему фронту второго тактового импуль-,10 са триггеры 35 и 37 переходят в единичное состояние (состояние chill) управляющего автомата).

Третий тактовый импульс через элементы 24 и 31 поступают на входы

"Пуск" и "Прием" блока 2 формирования последовательностей кодов команд, При этом генератор 8 вырабатывает очередное псевдослучайное число, а номер состояния S < с выхода блока 10 памяти модифицированной матрицы переходных вероятностей запоминается в регистр 9. Одновременно запускается процесс чтения из блока 11 памяти кодов команд, на выходе D которого появляется код команды I соответствующий состоянию S . Код команды

Ig поступает на узел 4 и на дешифратор 3 длины команды. По заданному фронту третьего тактового импульса 30 триггер 35 переходит в нулевое состояние.

Четвертый тактовый импульс через элементы 25 и 32 поступает на вход

"Чтение" блока 2 формирования последовательности кодов команд и на

"Вход 2" узла 4 выдачи теста. При этом запускается процесс чтения блока 10 памяти модифицированной матрицы переходных вероятностей, т.е. в 40 цепи Маркова осуществляется переход из состояния S в некоторое следующее состояние S . Одновременно триггер 14 узла 4 устанавливается в единичное состояние, коммутируя вход 45

Dq мультиплексора 12 на его выход.

Рассматриваемйй тактовый импульс,переходя через элемент ИЛИ 15 и элемент

16 задержки, фиксирует в регистре

13 код команды Х, поступивший с выхода блока 2. По,заднему фронту четвертого тактового импульса в зависимости от значения сигчала на выходе

3.1 дешифратора 3 длины команды происходит следующее:

55 если длина команды равна единице, выход 3.1 находится в единичном состоянии и триггер 35 устанавливается в единицу, в противном случае сбрасывается триггер 36 (состояние а< управляющего автомата).

В случае, если длина команды I равна единице, то следующий тактовый импульс вновь поступает на входы

"Прием" и "Пуск" блока 2 в регистре

9 фиксируется номер 1 с.остояния 8 из блока 11 памяти кодов команд считывается код команды I . По зад3 нему фронту рассматриваемого тактового импульса сбрасывается триггер 35.

Очередной тактовый импульс поступает на вход "Вход 2" узла 4 и на вход

"Чтение" блока 2.При этом в регистр

13 фиксируется код Ij следующей команды, а в блоке 10 памяти модифицированной матрицы переходных вероятностей инициируется процесс чтения следующего состояния цепи Маркова.

Если команда I имеет длину более единицы, то следующий тактовый импульс через элементы 26 и 34 поступает на "Вход 1" узла 4, устанавливает триггер 14 в нулевое состояние, подключает вход D I мультиплексора

12 к его выходу и фиксирует в регистр 13 в качестве второго слова команды код с выхода генератора 1 псевдослучайных кодов. По заднему фронту тактового импульса триггер 35 устанавливается в единичное состояние.

Очередной тактовый импульс через элементы 27 и 33 поступает на вход

"Пуск" генератора 1 псевдослучайных кодов, который вырабатывает очередное псевцослучаное число. По заднему фронту тактового импульса в зависимости от значения сигнала на выходе 3.2 дешифратора 3 происходит следующее: если длина команды ?» равна двум, выход 3.2 находится в единичном состоянии и триггер 36 устанавливается в единицу„ в противном случае сбрасывается триггер 37.

В случае, если длина команды I » равна двум„ с приходом следующих тактовых импульсов аналогичным образом формируется следующий код команды.

Если длина команды Т „ более двух тактовый импульс через элементы 28 и 34, 15 и 16 фиксирует в регистр 13 третье слово команды, получаемое через мультиплексор 12 от генератора

1552185!

1 псевдослучайных кодов. По заднему фронту тактового импульса триггер Зб устанавливается в единицу.

Очередной тактовый импульс через элементы 29 и 33 поступает на вход

"Пуск" генератора 1 псевдослучайных кодов, который вырабатывает очередное псевдослучайное число. По заднему фронту тактового импульса триггер

З7 устанавливается в единицу, С приходом следующего тактового импульса начинается формирование следующего кода команды. !

Формула изобретения

Формирователь тестов, содержащий узел выдачи теста, генератор, псевдослучайных кодов, блок управления,при- 20 чем группа выходов узла выдачи теста является группой выходов формирователя, причем блок управления содержит два дешифратора и группу триггеров, первая группа выходов первого дешиф- 25 ратора соединена с группой входов установки соответствующих триггеров группы, узел выдачи теста содержит буферный регистр, мультиплексор, триггер, элемент ИЛИ, выходы муль- 3!) типлексора соединены с информационными входами буферного регистра, группа выходов которого соединена с группой выходов узла выдачи теста, о т л и5 повышения быстродействия, формирователь содержит блок формирования последовательности микротестов, узел выдачи теста содержит элемент задержки, блок управления содержит третий 40 дешифратор и генератор тактовых импульсов, блок формирования последовательности микротестов содержит два блока памяти, генератор псевдослучайной последовательности, регистр,при- 45 чем перйый выход второго дешифратора блока управления соединен с входом сброса триггера узла выдачи теста и первым входом элемента ИЛИ узла выдачи теста, выход которого через элемент задержки узла выдачи теста соединен с входом синхронизации буферного регистра узла выдачи теста, второй выход второго дешифратора блока управления соединен с входом устанонки триггера узла выдачи теста, 55 вторым входом элемента ИЛИ узла выдачи теста, выход триггера узла выдачи теста соединен с управляющим входом мультиплексора узла выдачи теста, первая группа информационных входов которого соединена с группой выходов генератора псевдослучайных кодов, вход синхронизации которого соединен с третьим выходом второго дешифратора блока управления, четвертый выход которого соединен с входом пуска генератора псевдослучайной последовательности блока формирования после- довательности микротестов, группа выходов которого соединеча с первой группой адресных входов первого блока формирования последовательности микротестов, группа выходов которого соединена с группой информационных входов регистра и с группой адресных входов второго блока памяти блока формирования последовательности микротестов, группа выходов которого соединена с группой информационных входов третьего дешифратора блока управления и с второй группой информационных входов мультиплексора узла выдачи теста, пятый выход второго дешифратора блока управления соединен с входом синхронизации регистра блока формирования последовательнос ти микротестов и входом разрешения второго блока памяти блока формирования последовательности микротестов, шестой выход второго дешифратора блока управления соединен с входом разрешения первого блока памяти блока формирования последовательности микротестов, вторая группа адресных входов которого соединена с группой выходов регистра блока формирования последовательности кодов микротестов, группа выходов третьего дешифратора блока управления соединена с первой группой информационных входов первого дешифратора блока управления, вторая группа информационных входон которого соединена с первой группой выходов второго дешифратора блока управления, выход которого соединен с входом сброса первого триггера

1 группы блока управления, входы сброса триггеров группы, исключая первый триггер, соединены с второй группой выходов первого дешифратора блока управления, стробирующий вход второго дешифратора блока управления соединен с выходом генератора тактовых импульсов блока управления и с входами синхронизации триггеров

1552185

Риз.2 группы блока управления, группа выходов которых соединена с группой информационных входов дешифратора

I блока управления, вход пуска генератора тактовых импульсов соединен с входом пуска формирователя.

1552185

C oc TaBH Te JIb А, Сиротская

Редактор В. Петраш Техред Л,Олийнык Корректор С. Шевкун

Заказ 331 Тираж 563 Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям лри ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-издательский комбинат "Патент", г. Ужгород, ул. Гагарина, 101