Устройство для адресации памяти

Устройство для адресации памяти

Иллюстрации

Показать все

Реферат

 

Изобретение относится к вычислительной технике и может быть использовано для адресации блоков памяти в модульном исполнении. Цель изобретения - повышение надежности устройства и модульное расширение емкости памяти. Устройство содержит группу 1 переключателей, группу 2 сумматоров, группу 3 элементов сравнения, блоки 4 памяти, коммутаторы 5 и схемы 6 сравнения. По входу 8 поступает текущий адрес. Транзистора схема 6 сравнения, в которой текущий адрес попадает в интервал адресов, заданный по первому и второму входам, формирует сигнал управления коммутатором 5, разрешая работу выбранного модуля памяти. 1 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК г

I !

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР (61) 1298755 (21) 4465607/24-24 (22) 26.07.88 (46) 23.03,90. Вюл. Р 11 (71) Таганрогский радиотехнический институт им. В.Д. Калмыкова (72) А.П. Купровский, В.!О. Лозбенев и Н.Г. Пархоменко (53) 62 1.325 (088.8) (56), Авторское свидетельство СССР

Ф 1298755, кл. G 06 F 12/00, 1985. ,(54) УСТРОЙСТВО ДЛЯ АДРЕСАЦИИ ПАМЯТИ (57) Изобретение относится к вычислительной технике и может быть использовано для адресации блоков памяти э0„, 1552191 А2 (51)5 С 06 F 12/00

2 в модульном исполнении ° Цель изобретения — повышение надежности устройства и модульное расширение емкости памяти. Устройство содержит группу 1 переключателей, группу 2 сумматоров, группу 3 элементов сравнения, блоки 4 памяти, коммутаторы 5 и схемы 6 сравнения. По входу 8 поступает текущий адрес. Та схема 6 сравнения, в которой текущий адрес попадает в интервал адресов, заданный по первому и второму входам формирует сигнал управления коммутатором

5, разрешая работу выбранного модуля памяти. 1 ил.

1552191

Формула и з обретения

А мин

+ 1 - A>% A„ ñ, 1 Ае А нмн втором

35 — адресный код на входе j-й схемы сравнения; — адресный код на входе j-й схемы ненйя.!

A макс первом

6 сравСоставитель В, Бородин

Редактор В. Петраш Техред П.Олийнык Корректор С- черни

Заказ 331 Тираж 558 Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, И-35, Раушская наб., д. 4/5

Производственно-издательский комбинат "Патент", г.Ужгород, ул. Гагарина, 101

Изобретение относится к автоматике и вычислительной технике, может быть использовано для адресации блоков памяти в модульном исполнении и является усовершенствованием устройства по авт.св. У 1298755.

Целью изобретения является повышение надежности устройства и модульное расширение емкости памяти.

На чертеже приведена функциональная схема устройства для адресации памяти.

Устройство содержит группу переключателей 1, группу сумматоров 2, группу элементов 3 сравнения, блоки

4 памяти, коммутаторы 5, схемы,6 сравнения, вход 7 базового адреса, адресный вход 8, шину 9. устройство работает следующим образом в двух режимах: присвоения адресов годным блокам 4 памяти и обращения к системе памяти.

В первом режиме устройство работает аналогично основному устройству. 25

В режиме обращения к системе памяти на вход 8 текущего адреса поступает некоторый адрес А блока памяти

4. Если в 1-й схеме 6 сравнения вы-, полняется условие

При этом управляющий сигнал с выхода j-й схемы 6 сравнения открывает j-й коммутатор 5, в результате чего адреса, данные и управляющие сигналы поступают только на выбранный 1-й модуль памяти, содержащий

К блоков 4 памяти, По шине 9 происходит обращение к выбранным блокам памяти.

Устройство для адресации памяти по авт.св. Ф 1298755, о т л ич а ю щ е е с я тем, что, с целью повышения надежности и модульного расширения емкости памяти, в него введены коммутатор и схема сравнения, выход последнего сумматора соединен с выходом модульного наращивания устройства и первым входом схемы сравнения, выход которой соединен с управляющим входом коммутатора, второй вход схемы сравнения соединен с входом базового адреса устройства, первый выход коммутатора соединен с вторыми входами элементов сравнения группы, первый вход коммутатора и третий вход схемы сравнения соединены с адресным входом устройства, первый информационный вход-выход коммутатора соединен с адресными-информационными-управляющими входами-выходами блоков памяти, второй информационный вход-выход коммутатора соединен с адреснымиинформационными-управляющими входами-выходами устройства °