Цифровой синтезатор частотно-модулированных сигналов

Цифровой синтезатор частотно-модулированных сигналов

Иллюстрации

Показать все

Реферат

 

Изобретение относится к радиотехнике. Цель изобретения - расширение частотного диапазона и увеличение длительности формируемых частотно-модулированных (ЧМ) сигналов. Цифровой синтезатор ЧМ сигналов содержит задающий генератор 2, умножитель 3 частоты, двоичный счетчик 4, блок постоянной памяти 7, инвертор 10, буферный регистр 11 и блок полосовых фильтров 15. Цель достигается введением формирователя 1 управляющих сигналов, коммутаторов 5 и 6, блоков управляемых инверторов 8 и 9, буферного регистра 12 и ЦАП 13 и 14, с помощью которых в два этапа обеспечивается формирование последовательности различных сигналов с программным изменением их видов и параметров. Синтезатор по п. 2 ф-лы отличается выполнением формирователя 1, состоящего из генератора 16 импульсов, счетчика 17, формирователя 18 импульсов, блока памяти 19 и регистра 20 памяти. 1 з.п. ф-лы, 1 ил.

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

2 45 А1 (19> (И)

SV, (51)5 Н 03 В 23 00

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Р

ГОСУДАРСТ8ЕННЫЙ КОМИТЕТ

flO ИЗОБРЕТЕНИЯМ И ОТНРЫТИЯМ

ПРИ П.(НТ СССР

Н А BTOPCHOMV СВИДЕТЕЛЬСТВУ (21 ) 4425391/24-09 (22) 1 6. 05. 88 (46) 23.03. 90. Чюл. Р ) 1 (72) В. И. Гомо зов, H. Л. Кандырин, Н.А. 1 ихайлов и И.Г".. Романов (53) 621 .373 .42 (088.8) (56) Кочемасов В.H. и др. ормирование сигналов с линейной частотной модуляцией. — Y. Радио и связь, 1983, с; 55-58.

Авторское свидетельство СССР

К 1078582, кл. Н 03 В 19/00, 07.03.84.

2 (54) НФРОВО1: СИНТЕЗАТОР ЧАСТОТНО-МОДУЛИРОВАННЫХ СИГНАЛОВ. (57) Изобретение относится к радиотехнике. Гель изобретения — расширение частотного диапазона и увеличение длительности Жормируемых частотно-модулированных (Ч1 .) сигналов . 11ж ровой синтезатор Ч1 . сигналов содержит задающ п генератор 2, умножитель 3 частоты, двоичный счетчик 4, блок постоянной памяти 7, инвертор 10, бу1552345 ферный регистр 11 и блок полосовых фильтров 15, Пель достигается введением формирователя 1 управляющих сигналов, коммутаторов 5 и 6, блоков управляемых инверторов 8 и 9, буАерно"

5 го регистра 12 и ЦАП 13 и 14, с помощью которых в два этапа обеспечивается формирование последовательности

Изобретение относится к радиотехнике, и может использоваться в радиопередающих и радиоприемных устройствах.

Пель изобретения — расширение частотного диапазона и увеличение длительности Аормируемых частотно-моду:лированных сигналов, На чертеже представлена структурная электрическая схема цифрового .синтезатора частотно-модулированных сигналов .

Пифровой синтезатор содержит формирователь 1 управляющих сигналов, задающий генератор 2, умножитель 3 частоты, двоцчный счетчик 4, первый коммутатор 5 второй коммутатор 6, 30 блок 7 постоянной памяти (БПП), первый блок 8 управляемых инверторов, второй блок. 9 управляемых инверторов, инвертор 10, первый 11 и второй 12 буферные регистры, первьп 13 и второй 35

14 цифроаналоговые преобразователи (UAII) блок 15 полосовых фипьтров (БПФ). При этом формирователь 1 управляющих сигналов содержит генератор

16 импульсов, счетчик 17, Аормирова40 тель 18 импульсов, блок 19 памяти и регистр 20 памяти.

Синтезатор работает следующыч образом.

Пифровой синтезатор обеспечивает формирование последовательности различных сигналов с программным изменением Кк вИдов и параметров, Аормирование каждого из сигналов осуществляется в несколько этапов. Аормирователь 1 обеспечивает заданную последовательность работы. Рассмотрим режим работы, при котором одновременно фор" мируются два линейно-частотно-модулированных сигнала (ЛЧ!!) с одинаковыми значениями центральной частоты, де-. виации и длительности, но различными знаками скорости частотной модуляции различных сигналов с программным изменением их видов и параметров. Синтезатор по п.2 ф-лы отличается выполнением формирователя 1, состоящего из генератора 16 импульсов, счетчика ! 7, формирователя .1 8 и пульсов, блока памяти 19 и регистра 20 памяти.

1 з п. ф лы, 1 ип. формирование данных сигналов осуществляется в два этапа.

В исходном состоянии двоичный счетчик 4 удерживается в нулевом состоянии сигналом с четвертого выхода формирователя 1, Формирование выходных ЛЧМ сигналов начинается в момент поступления импульса с выхода генератора 16 импульсов, под действием которого на выходе формирователя 18 импульсов формируется короткий синхроимпульс. Под действием этого импульса в регистре 20 памяти осуществляется запись информации, храняктейся по нулевому адресу блока 19 памяти. Одновременно этот синхроимпульс пр, реводит счетчик 17 в единичное состояние, а на адресные входы блока 1 9 памяти поступает новый двоичный код, что приводит к поступлению на входы регистра 20 памяти информации, хранящейся по первому адресу блока !9 памяти.

Таким образом, на выходе Аормирователя 1 Аормируется набор управляющих сигналов и начинается первый этап формирования выходных ЛЧ1 сигналов.

С первого выхода формирователя 1 на управляющий вход первого коммутатора

5 поступает запрещающий сигнал, а на его выходе на первом этапе работы формируется постоянный уровень (например, низкий уровень) независимо от уровня сигнала на втором входе. С ". второго входа формирователя 1 на управляющий вход второго коммутатора 6 поступает разрешающий потенциал. На выходе второго коммутатора 6 Аормируется выходной сигнал, который соответствует инверсному сигналу на входе второго коммутатора 6. С третьего выхода Аормирователя 1 сигнал переводит двоичный счетчик 4 в режим суммирования импульсов, а íà его выходах Аормируется последовательность двоичных кодов, численное значение которых из5 ) 552 меняется от 0 до N-), Длительность . первого этапа определяется значениями разрядности двоичного счетчика 4 и тактовой частотой f. с выхода умноN 2

5 жителя 3 = — — — = — -- Выходы т т всех разрядов двоичного счетчика образуют первый выход двоичного счетчика 4, который подключен к адресному входу БПП 7. Выход самого младшего разряда двоичного счетчика 4 образуеч его второй выход. Третьим выходом двоичного счетчика 4 является выход импуль са пе рено са . )5 На первом этапе работы линейная последовательность кодов от 0 до N-1 с первого выхода двоичного счетчика

4 используется для адресации БПП 7, в котором с нулевого по N-1 адрес записаны двоичные кодь1 амплитудных отсчетов ЛЧМ-сигнала.сааб (гТ), частота которого за время изменяется от значения начальной частоты f äî 25

f./4. .Коды амплитуднь х отсчетов ЛЧ)")сйгналов с вьхода БПП 7 без изменения проходят через первый блок 8 управляемых инверторов и фиксируются в первом буферном регистре 11. Запись 0 указанных кодов осуществляется тактовым импульсом с выхода инвертора 10, поступающим на вход синхронизации первого буферного регистра ) 1 . В первом 11АП 13 последовательность кодов

35 амплитудных отсчетов преобразуется в дискретный ЛЧМ-сигнал, из спектра которого в блоке 15 полосовых фильтров выделяется основная составляющая спектра, а на первом выходе блока 15 40 формируется ЛЧ)1-сигнал, частота которого изменяется от f„po f. /4.

Кроме того, коды амплитудных отсчетов ЛЧМ-сигнала с выхода ВПП 7 поступают на вход второго блока 9 уп- 45 равляемых инверторов, на управляющий вход которого поступает инвертированная последовательность импульсов с частотой f /2, кото рая поступает через открьтый второй коммутатор б с второго выхода двоичного счетчика 4.

Таким образом, во втором блоке 9 управляемых инверторов осуществляется инверсия каждого второго двоичного кода. Сформированная во втором блоке

9 управляемых инверторов последовательность кодов фиксируется Во втором буферном регистре )2. В связи с этим с основной полосе частот 6 (О...

345 б

0,5f„) находится сигнал У(гТ) с инверсньм спектром

;. ",Р,й (0,5f 1) т.е. закон частотно-модулированного сигнала 7(гТ) будет зеркальным отображением закона час тотно-модулированного сигнала X(rT) относительно час— тоты f /4.

Преоб разов анная последовательнос ть кодов амплитудных отсчетов ЛЧ)")-сигналов с выхода второго буферного регистра 12 поступает на вход второго IIAH

) 4, где преобразуется в. дискретный

ЛЧР-сигнал, из спектра которого в блоке 15 полосовых фильтров выделяется соответствующая составляющая спектра, в результате чего на втором выходе блока 15 полосовых фильтров формируется ЛЧИ-сигнал, частота которого изменяется от 0,5 — f „ до f„/4 °

Второй этап формирования выходных

ЛЧI -сигналов начинается в момент переполнения двоичного счетчика 4, когда его содержимое достигает значения N-1. На третьем выходе двоичного счетчика 4 формируется импульс переполнения, который поступает на вход формирователя ). В последнем указанный импульс поступает на второй вход формирователя 18 импульсов. Под действием данного импульса в формирователе 18 импульсов формируется короткий синхроимпульс, с помощью которого в регистр 20 памяти заносится содержимое блока 19 памяти по первому адресу, а также к содержимому счетчика

17 добавляется единица и оно становится равным двум. Изменение содержимого счетчика 17 приводит к тому, что на входы регистра 20 памяти поступает информация, хранящаяся в блоке 19 памяти по второму адресу.

Таким образом, на выходе формирователя 1 формируется набор управляющих сигналов и осуществляется второй этап формирования выходных ЛЧМ-сигналов. С первого выходе формирователя

1 на управляющий вход первого коммутатораа 5 поступ ает раз решающий сигнал (например, логический ноль) . В результате этого на втором этапе работы устройства на управляющий вход первого блока 8 управляемых инверторов поступает инвертированная последовательность меандровых импульсов с частотой f. /2. Таким образом, на втором т этапе работы устройства в первом бло1552345. ке 8 управляемых инверторов осуществляется инверсия каждого второго двоичного.кода, описанного с выхода БПП

7. Сформированная последовательность кодов фиксируется в первом буферном

5 регистре 11. С второго выхода формирователя 1 на управляющий вход второго коммутатора 6 поступает запрещающйй сигнал например, логическая единйца7". Это приводит к тому, что на

Ф вмходе второго коммутатора 6 формируется постоянный логический уровень (йапример, логический нуль) и второй блок 9 управляемых инверторов работает в режиме трансляции кодов . С третьего выхода формирователя 1 управляющих импульсов на входы двоичного счетчика 4 поступают сигналы, под дЕйствием которых двоичный счетчик 4 переводится в режим вычитания импульсОв, На втором этапе работы устройства в двоичном счетчике 4 Формируется последовательность кодов, численное значение которых изменяется от N-1 до 25

О, Изменение порядка опроса БПП 7 приводит к изменению знака скорости частотной модуляции записанного (считьв аемого) ЛЧМ-сигнала.

Последовательность измененных (ин- 3g вЕрсия каждого второго кода) кодов амплитудных отсчетов ЛЧМ-сигнала с вЫхода первого буФерного регистра 1:I поступает на вход первого HAII 13, где преобразуется в дискретный ЛЧМсигнал, Из спектра дискретного ЛЧМcfaнала на выходе первого ПАП 13 в бйоке 15 полосовых Фильтров выделяется основная составляющая спектра, в

РЕзультате чего на первом выходе бпока 15 полосовых фильтров формируется Л П1-сигнал, частота которого изменяется от f /4 до 0,5Г - f> . Таким образом, за два этапа работы на первом выходе блока 15 полосовых фильтров формируется ЛЧМ-сигнал, частота которого изменяется от SH до 0,5f

f а девиация частоты соответственно составляет h7 = 0,5f — f ä.

Последовательность неизмененных кодов амплитудных отсчетов ЛЧР-сигнала с выхода второго буферного регистра.

12 цоступает на вход второго ЦАП 14, где преобразуется в дискретный Л Юсигнал, Из спектра дискретного сигнала на выходе второго ПАП 14 в блоке

15 полосовых Фильтров выделяется основная составляющая спектра, в результате чего на втором выходе блока полосовых фильтров формируется ЛЧИсигнал, частота которого изменяется от йт/4 до f„. Таким образом, за два этапа работы на втором выходе блока

15 полосовых фильтров формируется

JNY-сигнал, частота которого изменяется от 0,5f — f до f» а девиация частоты соответственно составляет

hF = 0,5f, - 2f„.

Второй этап формирования. выходных

ЛЧИ-сигналов заканчивается в момент переполнения двоичного счетчика 4, когда его содержимое достигнет нулевого значения. На третьем выходе двожного счетчика 4 формируется импульс переполнения, который поступает на вход формирователя 1. В последнем указанный импульс поступает на второй вход Формирователя 1 8 импульсов °,Под действием данного импульса в формирователе 18 импульсов формируется короткий синхроимпульс, с помощью которого в регистр 20 памяти заносится содержимое блока 19 памяти по второму адресу, а также к содержимому счетчика 17 добавляется единица и оно становится равным трем. Изменение содержимого счетчика 17 приводит к тому, что на входы регистра 20 памяти поступает инФормация, хранящаяся в блоке 1 9 памяти по третьему адресу ° Таким образом, на выходе Формирователя

1 формируется набор управляющих сигналов, характерный для процесса окончания формирования выходных ЛЧИ-сигналов. С четвертого выхода формирователя 1 на управляющий вход двоичного счетчика 4 поступает сигнал, под действием которого указанный счетчик переводится и удЕрживается в нулевом состоянии. На этом процесс Формирования выходных ЛЧМ-сигналов заканчивается.

В процессе работы легко реализуется согласование конечной и начальной фаз элементарных подымпульсов. Последнее обусловлено тем, что состыковка IlopbMIIóëüñoâ осуществляется на частоте f /4, т..е.. за один такт работ ты устройства набег Фазы Формируемо-, го ЛЧГ .-сигнала Равен Ь Ч/ и /2. Таким образом, разность Фаз между предпоследним отсчетом первого подымпульса и первым отсчетом второго подымпульса равна, т.е. данные отсчеты инверсны. В соответствии с этим непрерывность фазы формируемого ЛЧМ-сигнала обеспечивается в том случае, есТ Г 1

I IT. II I IV. V VI

О (N-1) (N-1) 0 0 (N-1) (N-1) 0 0 (N-I) (N-1) О

Тр нсл." "Инверс. "Инверс. "Трансл. Трансл. Инверс.

0 (N-1) (N-1) — О 0 (N-1) (N-1) — «n О (N-1) (N-l ) — - О

"Инверс." "Трансл." "Трансл. "Инверс." "Тр нсл." "Трансл."

0 (N-1) (N-)) Î 0 (N-I) (N-)) 0 0 (N-I) (N-))- О )Инверс," "Трансл." "Трансл." Трансл." "Tp нсл." Инверс."

0 (М-I) (N-)) 0 0 (N-1) (N-l) 0 0 (N-1) (N-l. 0

"Трансл." "Инверс." "Инверс." "Инверс." "Инверс." "Трансл."

0 (N-1) (N-1) 0 0 (N-1) (N-1) — "-«О 0 (N-1) (N-1) О г

"Трансл," "Трансл." "Инверс." "Инверс." "Тран л. "Трансл."

О- (N-1) (N-) ) О О (N-1) (N-1)- О .Π— (N-1) (N-1)- О

"Tp нсл," "Трансл." "Трансл." "Инверс." "Инверс." "Инверс."

9 15523 ли первый отсчет второго подымпульса путем инверсии предпоследнего отсчета первого подьмпульса. Указанное условие обеспечивается соответствующей элементной базой.

С учетом многочастотной структуры спектра дискретного ЛЧ)")-сигнала в блоке )5 полосовых фильтров могут выделяться более высокочастотные составляющие с центральными частотами

Г - = Е (и+0,25), где и = О, ), 2, 3.... . Это позволяет увеличить количество одновременно формируемых

ЛЧ).) -с игн алов, Наличие в предлагаемом устройстве формирователя 1 позволяет Формировать сигналы с другими видами частотной модуляции, в общем случае с зигзагаобразньии законами частотной модуляции. Последовательность работы элементов предлагаемого устройства

Цифровой синтезатор частотно-модулированных сигналов обладает повышенной длительностью и расширенным диапазоном частот выходных сигналов. Это обусловлено тем, что величина тактовой частоты f в четыре

45 i0 при Формировании некоторых из данных сигналов отражена в таблице. В таблипе показан общий вид частотной модуляции выходного сигнала и отражены режимы работы элементов предлагаемого устройства, где 0- (N-)) обозначает, что двоичный счетчик 4 работает ня суммирование и его содержимое изменяется от нуля до (N-1); (N-1) - О обозначает, что двоичный счетчик 4 работает на вычитание и его содержи— мое изменяется от (N-!) до нуля;

Трансл." обозначает, что в первом блоке 8 управляемых инверторов осуществляется простая передача кодов(трансляция кодов): "Инверс. обозначает, что в первом блоке 8 управляемых инверторов осуществляется инверсия каждого второго передаваемого кода апмлитудных отсчетов формируемого колебания. раза больше центральной частоты f формируемого сигнала К /f = 4 и практ тически не зависит от величины допустимой Ьазовой ошибки 4. Величина

«

Д{ определяется только разрядностью хранимых в FRAT 7 кодов амплитудных

1) 15523 отсчетов Формируемого сигнала. Так как максимальное значение тактовой частоты задающего генератора 2 ограНиченп быстродействием БПП 7, то при тех же величинах допустимых фазовых

5 ошибок максимальная частота формируемых сигналов в 4-32 раэ больше. Кроме того, при фиксированной длительности формируемых ЛЧИ-сигналов требуемый

6бъем RIm 7 в 4-20 раэ меньше, чем в пРототипе.

45 12 мутатора, вход которого объединен с входом первого коммутатора и соединен с вторым выходом двоичного .счетчика, третий выход которого подключен к входу формирователя управляющих сигналов, третий и четвертый выходы которого соединены соответственно с первым и вторым управляющими входами двоичного счетчика, вход и выход первого циФрового преобразователя подключены соответственно к выходу.первого буферного регистра и к первой группе входов блока полосовых фильтров, вторая группа входов которого соединена с выходом второго цифроаналогового преобразователя, вход синхронизации второго буФерного регистра подключен к выходу инвертора, второй вход первого блока управляемых инверторов объединен с вторым входом второго блока управляемых инверторов и соединен с выходом блока постоянной

Формула изобретения

15 памяти.

Составитель Ю.Ковалев

Редактор А.Мотыль Техред М,Дидык Корректор Т.Палий

Заказ 339 Тираж 649 Подписное

ЭНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-издательский комбинат "Патент", r.Óæãîðoä, ул. Гагарина,101

1. Цифровой синтезатор частотноМодулированных сигналов, содержащий последовательно соединенные задающий генератор, умножитель частоты, двоич.ный счетчик и блок постоянной памяти, 20 последовательно соединенные инвертор и первый буферный регистр, а также блок полосовьгх фильтров, при этом, в од инвертора подключен к выходу умножителя частоты, о т л и ч а ю — 25

nj и и с я тем, что, с целью расширения частотного диапазона и увеличения . длительности формируемых частотно-мод лированных сигналов, введены послед, вательно соединенные Формирователь 3р у правляющих сигналов, пе рвый коммутатор и.первый блок управляемых инверторов, первый цифроаналоговый преобразователь, последовательно соединенные второй .коммутатор, второй блок

35 управляемых инверторов, .второй буферный регистр и второй шфроаналоговый преобразователь, .второй выход формирователя управляющего сигнала подключен к управляющему входу второго ком- 40

2. Синтезатор по п.1, о т л ич а ю ш и и с я тем, что Формирователь управляющих сигналов содержит последовательно соединенные генератор импульсов, формирователь жпульсов, счетчик, блок памяти и регистр памяти, вход синхронизации которого соединен с выходом формирователя импульсов, второй вход которого является входом формирователя управляющих сигналов, при этом первый, второй, третий и четвертый выходы регистра памяти являются соответственно первым, вторым, третьим и четвертым выходами формирователя управляющих сигналов.