Формирователь сигналов управления
Иллюстрации
Показать всеРеферат
Изобретение относится к импульсной технике и может быть использовано для согласования работы N однофазных устройств, например для синхронизации N процессоров. Цель изобретения - повышение надежности с одновременным повышением быстродействия путем асинхронного формирования взаимоисключающих последовательностей импульссов - достигается введением в каждый канал элементов И 4.1, 4.2, соответственно, элементов ИЛИ-НЕ 5.1, 5.2 соответственно, шины 8 блокировки и (N - 1) входных шин 6.1...6N и 7.2...7N соответственно. В устройстве также имеются два идентичных канала 1 и 2, каждый из которых содержит D-триггер 3.1 и 3.2 соответственно, входные шины 6.1 и 7.1 соответственно и выходную шину 9.1. 2 ил.
СОЮЗ СОВЕТСКИХ
СОЦИАЛИСТИЧЕСНИХ
РЕСПУБЛИК (19) (И) А1 (51)5 Н 03 К 5/00, Г 06 F 1/04
ОПИСАНИЕ ИЗОБРЕТЕНИЯ
К АBTOPCXOMY СВИДЕТЕЛЬСТВУ
ГОСУДАРСТВЕННЫЙ КОМИТЕТ
l1O ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ
ПРИ ГКНТ СССР (21) 4354400/24-21 (22) 04.01.88 (46) 23.03.90. Бюл. Р 11 (72) В.В.Беломытцев, О.Л.Маковеев и П.А.Шишкин (53) 621.374 (088.8) (56) Авторское свидетельство СССР
Р 864521, кл. Н 03 К 5/00, 1979.
Авторское свидетельство СССР
hÔ 839027, кл. Н 03 К 5/00, 1979. (54) ФОРМИРОВАТЕЛЬ СИГНАЛОВ УЛРАВЛЕН>И (57) Изобретение относится к импульсной технике и может быть использовано для согласования работы и однотипных устройств, например для синхронизации и процессоров. Цель изобретения — повышение надежности с одновременным повышением быстродействия путем асин— хронного Ьормирования взаимоисключающих последовательностей импульсов достигается введением в каждый канал элементов И 4.1, 4.2, элементов
ИЛИ-НЕ 5.1, 5.2, шины 8 блокировки и (и-1)входных шин 6.1 — 6 и, 7.2 — 7п
В устройстве также имеются два идентичных канала 1 и 2, каждый из которых содержит D-триггер 3.1, 3.2 соответ— ственно, входные шины 6.1, 7.1, соответственно и выходную шину 9.1. 2 ил.
155"363
Изобретение относится к импульсной технике и может быть использовано цля согласования работы п однотипных устройств, например, для синхронизации п процессоров.
Цель изобретения — повышение надежности с оцновреиенныи повышением быстродействия за счет асинхронного
Аормирования взаимоисключающих последовательностей импульсов.
FIa фиг. 1 приведена электрическая функциональная схема устройства;.на фиг. 2 — временные диаграммы, поясняющие его работу. l5
Формирователь сигналов управления содержит два идентичйых канала 1 и 2, каждый из которых содержит соответственно D-триггер 3.1, 3.2, элемент
И 4.1, 4.2, элемент ИЛИ-НЕ 5.1, 5.2, выход которого соединен с С-входом
D-триггера 3.1, 3.2, входы — с соответствующими входными шинами 6.1-6.п, 7.1-7.п и с соответствующиии входами элемента И 4.1, 4.2, дополнительный вход — с прямыи вьг одом D-триггера
3.1, 3.2 другого канала, D-вход
D-триггера 3.1, 3.2 соединен с шиной
8 блокировки, R-вход-с выходом элемента И 4.1, 4.2, инверсный выход — c, выходной шиной 9,1, 9.2.
Формирователь сигналов управления ,работает следующим образом.
R исходном состоянии на все входы устройства по шинам 6.1-6.п, 7.1-7.п поступают сигналы с уровнем логической ециницы. При этом триггеры 3.1 и
3.2 сброшены, а на шинах 9.1 и 9.2 установлен уровень логической единицы.
Пусть в момент времени „ на одном 4g из входов канала 1 появляется сигнал с уровнем логического нуля (фиг. 2а).
При этом уровень логического нуля устанавливается на входе элемента
4.1, тем самым снимается сигнал логи- 45 ческой единицы с. входа сброса триггера 3.1 (фиг. 2б). После того, как все сигналы, поступающие в этот канал по шинам 6.1-6.п, принииают значение логического нуля, т.е. уровень логического нуля устанавливается на последнем из и входов (Ьиг. 2б) при условии, что триггер 3.2 второго канала сброшен и на его прямом входе появляется уровень логического нуля, а на шине 8 (фиг. 2г) установлен сигнал с уровнеи логической единицы, B момент времени t на выходе элемента
4.1 (Аиг. 2д) Аормируется сигнап с уровнем логической единицы. По переднему фронту этого сигнала триггер
3 ° 1 взводится, на его инверсном выходе (фиг. 2е) Аориируется передний
Аронт отрицательного выходного импульса, а сигнал с. уровнем логической единицы с прямого выхода поступает на дополнительный вход элемента 5.2 другого канала, запрещая срабатывание триггера 3.2 до тех пор, пока не будет сброшен триггер 3.1.
Пусть в момент времени на оцном из входов канала 1 устанавливается уровень логической единицы. При этом сигнал логической ециницы снимается с. входа синхронизации триггера 3. 1, однако его состояние при этом не меняется. Триггер 3.1. сбрасывается в МоМрНТ времени ty когда уровен:ь логической единицы устанавливается на всех входах канала 1. При этои устройство приходит в исходное состояние, а на шине 9.1 формируется задний фронт выходного импульса (Аиг, 2е). Второй канал работает аналогично.
При наличии сигнала блокировки с уровнем логического нуля на входах канала 1 появляется сигнал с уровнем логического нуля 4 Аиг. 2а). При этом уровень логического нуля устанавливается на входе элемента 4.1, тем самым снимается сигнал логической единицы с вход" сброса триггера 3.1 (фиг. 2б).
После того, как все сигналы, поступающие в этот канал по шинам 6.16.п, принимают значение логического ! нуля, т.е. уровень логического нуля устанавливается на последнем из и входов (фиг. 2б).при условии, что триггер 3.2 второго канала сброшен и на его прямом входе присутствует уровень логического нуля, а на шине 8 (Аиг. 2г) установлен сигнал с уровнеи логической единицы, в момент времени на выходе элемента 4.1 (фиг. 2д) формируется сигнал с уровнем логической единицы. По переднему фронту этого сигнала триггер 3.1 взводится, на его инверсном выходе (Аиг. 2е) формируется передний фронт отрипательного выходного импульса, а сигпал с уровнем логической единицы с прямого выхода поступает на дополнительный вход элемента 5.2 другого канала, за— прещая срабатывание триггера 3.2 до тех пор, пока не будет сброшен триггер 3.1.
5 1 г ">2
Пусть в момент времени t на одном из входов канала 1 устанавливается уровень логической единицы. При этом сигнал логической единицы снимается с входа синхронизации триггера 3,1, однако его состояние при этом не меняется. Триггер 3.1 сбрасывается в момент времени t, когда уровень логической единицы устанавливается на всех 0 входах канала 1. При этом устройство приходит в исходное состояние, а на шине 9.1 формируется задний Фронт выхоцного импульса. (фиг. 2е). Второй канал работает аналогично. 15 го из каналов.
Таким образом, каждый канал функционирует в соответствии с, характеристическим уравнением
У" = Х„UX,Ч...Х Ч7 " i 0
v(x„,÷x,í...õ„„÷ê" н н ) 30 хн„х °; °
° ..Х к 35 где У вЂ” сигнал на выходе дане ного канала на данном такте;
При наличии сигнала блокировки с уровнем логического нуля (после момента времени t ) триггеры 3.1 и
3.2 не взводятся и выходные импульс- 20 ные последовательности не формируются даже при наличии сигналов с уровнем логического нуля на всех входах одно363
Х .... Х вЂ” сигналы на входах каФ, "Е нала на цанном такте; к-
D сигнал на входе блокировки на предыдущем такте; сигнал HB выходе другого канала на предыдущем такте; сигнал на выходе дан" ного канала на предыдущем такте.
Под так-.îì в да6ном случае понимается интервал времени t к 6 t < е„+,, в течение которого вхоцные сигнал",r
Х„„,...Х, „остаются неизменнымп.
Формула и 3 о б р е т е н и я
Формирователь сигналов управления, содержащий два идентичных канала, каждый из которых содержит D-триггер, инверсный выход которого соецинен с. выходной шиной, входную шину, о тл и ч а ю шийся тем, что, с целью повышения надежности с одновре— менным повышением бьнстродействия, в каждый канал введены элемент И и элемент ИЛИ-НЕ, шина блокировки и и-1 входные шины, которые соединены с соответствующими входами элемента
И и v. соответствующим входом элемента
ИЛИ-НЕ, дополнительный вход которого соединен с прямым выходом D-триггера другого канала, выход — с С-входом
D-триггера, R-вход которого соединен с выходом элемента И, D-вход — с шиной блокировки.
1552363
Составитель Т.Соколова
Редактор А.Мотыль Техред А.Кравчук Корректор В.Гирняк
Заказ 340 Тираж 661 Подписное
ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР
113035, Москва, Ж-35, Раушская наб., д. 4/5
Производственно-издательский комбинат "Патент", г. Ужгород, ул. Гагарина, 101 и ! !
lt3 I 84 lis