Устройство для контроля логических блоков

Устройство для контроля логических блоков

Иллюстрации

Показать все

Реферат

 

Изобретение относится к вычислительной технике и может быть использовано преимущественно для автоматического контроля логических блоков. Цель изобретения - повышение достоверности контроля. Устройство для контроля логических блоков содержит блок 1 распознавания входов-выходов, подключенный к выводам контролируемого блока 2, схему сравнения 3, эталонный блок 4, формирователь тестов (перестраиваемый генератор псевдослучайной последовательности) 5, предназначенный для генерации входной тестовой последовательности, поступающей через коммутатор 6 входов-выходов на контролируемый 2 и эталонный 4 блоки. Для индикации числа входов и номера вывода контролируемого блока 2, на котором обнаружена ошибка, а также состояния устройства контроля служит блок индикации 7, соединенный со схемой сравнения 3 и блоком управления 8. 1 з.п. ф-лы, 2 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

СПИСАНИЕ ИЗОБРЕТ

И ASTOPCHOMY СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ AlHT СССР (21) 4364988/24-24 (22) 13.01.88 (46) 30.03.90, Бюл. М 12 (75) Е.Г„Плутов, В.Н,Шуть, Н.Н.Чеберкус и А. М.Ульянцев (53) 681.3 (088.8) (56) Авторское свидетельство СССР и 868764, кл. С 06 F 11/16, 1980.

Авторское свидетельство СССР

Н 1183969, кл. С 06 F 11/16, t984. (54) УСТРОЙСТВО ДЛЯ КОНТРОЛЯ ЛОГИ"

ЧЕСКИХ БЛОКОВ (57) Изобретение относится к вычислительной технике и может быть использовано преимущественно для автоматического контроля логических блоков.

Цель изобретения - повышение достоверности контроля. Устройство для

Изобретение относится к вычислительной технике, в частности к устройствам автоматического контроля логических блоков вычислительной техники.

Цель изобретения - повышение достоверности контроля.

На фиг.! представлена схема устройства для контроля логических блоков; на фиг.2 - схема блока управления.

Устройство контроля логических блоков содержит блок 1 распознавания входов-выходов, контролируемый блок

2, схему 3 сравнения, эталонный блок

4, формирователь 5 тестов (перестраиваемый генератор псевдослучайной

„SU„„1553980 А 1 (51)5 С 06 F 11/26

2 контроля логических блоков содержит блок 1 распознавания входов-выходов, подключенный к выводам контролируемого блока, схему сравнения 3, эталонный блок 4; формирователь тестов (перестраиваемый генератор псевдослучайной последовательности) 5, пред" . назначенный для генерации входной тестовой последовательности, поступающей через коммутатор 6 входоввыходов на контролируемый 2 и эталонный 4 блоки. Лля индикации числа входов и номера вывода контролируемого блока 2, на котором обнаружена ошибка, а также состояния устройства контроля служит блок индикации 7, соединенный со схемой сравнения 3 и блоком управления 8. 1 з.п. Ф-лы, 2 ил. последовательности), коммутатор 6 входов-выходов, блок 7 индикации, блок 8 управления, регистр 9 входов выходов.

Реализация одного разряда блока 1 распознавания входов-выходов показана на фиг.1. Он состоит из транзисто- ра 10 с резисторами 11 и 12 в цепи базы и коллектора соответственно, включенного по схеме с общим эммитером, и элемента И 13. формирователь 5 тестов состоит из группы триггеров (N-разрядного регистра псевДослучайной последователь" ности) 14, группы (N-1) мультиплексо- ров (коммутатора сдвигов) 15, группы

N элементов И 16, регистра 17 наст1553980 ройки, узла 18 свертки (по модулю два), Блок 8 управления имеет выходы 1924, входы 25, 26, блок 7 индикации имеет входы 27 и 28.

Блок 8 управления (фиг.2) состоит из генератора 29 тактовых импульсов, первого элемента И 30, первого тригера 31 пуска, кнопки "Пуск" .32, пер- t0 ого счетчика 33 тактов, имеющего оэффициент пересчета N, равный копи« еству разрядов контролируемого блока, регистра 34 количества входов, памяти 35 (ПЗУ).

В состав блока 8 управления входит третий счетчик 36 входов, третий лемент И 37, второй элемент ИЛИ 38, нопка 39 сброса, схема 40 сравнения, торой элемент И 41, второй счетчик

2 количества разрядов обратной свя и, второй триггер 43 цикла, третий триггер 44 запуска тестов, элемент

2И-ИЛИ 45, пятый элемент Й 46, четВертый элемент И 47, первый элемент

ИЛИ 48.

Устройство работает следующим образом.

При нажатии кнопки 39 "Сброс" (см. фиг.2) производится начальная установка блоков устройства. Сигнал сброса через выход 19 .блока 8 управ. ейия поступает (см, фиг.1) на выходы

Начальной установки регистров 9 и 14, также на входы начальной установки, риггеров 31, 43 и 44 (см. фиг.2), через элемент ИЛИ 48 на вход начальной установки счетчика 33 и через лемент ИЛИ 38 на вход начальной становки счетчика 36 входов.

После начальной установки нуль

4С с триггера 31 пуска .поступает на

Второй вход элемента И 30 и не пропускает через него тактовые импульсы с генератора 29.

По окончании начальной установки

45 под действием нулевых сигналов с выхода регистра 9 выходы коммутатора 6 входов-выходов устанавливается в высокоимпедансное состояние. При этом на выходе блока 1 распознавания устанавливается двоичный код с единицами в разрядах, соответствуюц|их входным выводам контролируемого блока 2, и нулями в разрядах, соответствующих выходным выводам. Выполняется это следующим образом. Если вывод контролируемого блока 2 является выходом, находящимся в состоянии логического нуля, и на нем присутствует напряжение U,, то низкий потенциал поступает на второй вход элемента И 13. При этом на выходе элемента И 13 присутствует сигнал логического нуля, соответствующий выходу контролируемого блока 2. Если вывод контролируемого блока 2 является выходом с уровнем напряжения U соответствующим логической единице, то высокий потенциал через сопротивление 11 поступает в базу транзистора "10 и открывает его.

Низкий потенциал с коллектора открытого транзистора 10 поступает на первый вход элемента И 13 и обеспечивает нуль на выходе этого элемента, соответствующий выходу контролируемого блока 2. В случае, если распознаваемый внешний вывод является входом, на нем присутствует напряжение U „ (U,

U8 > Б,, который воспринимается как сигнал логической единицы, следовательно, на выходе элемента К 13 будет высокий сигнал, соответствующий входу контролируемого блока 2.

Двоичный код с выхода блока 1 распознавания входов-выходов поступает на входь! регистров 9 и 17 и заносится в эти регистры при запуске устройства. Это выполняется следующим образом. По нажатию кнопки 32 "Пуск" (см. фиг.2) сигнал, поступающий на вход триггера 31 пуска устанавливает этот триггер в единицу. По перепаду из логического нуля в единицу, поступающему с выхода триггера 31.на выход

21 блока управления 8 и на входы записи регистров 9 и 17 (см. фиг.1), информация с выхода блока 1 распозна" вания записывается в регистр 9 входов-выходов и регистр 17 настройки.

Единица с выхода триггера 3 1 (см. фиг.2) поступает на второй вход логического элемента И 30 и разрешает прохождение через него тактовых импульсов с генератора 29. Начинается первый цикл настройки формирователя

5 тестов. Первый цикл настройки зада ется нулевым состоянием триггера 43 цикла и триггера 44 запуска тестов

5 15539 при выполнении сброса. При этом единица с инверсного выхода триггера 43 поступает на третий вход элемента

2И-ИЛИ 45 и обеспечивает прохождение информации с выхода первого разряда

5 регистра 17 (см. Фиг.l) на вход 25 блока 8 управления и далее через элемент 2И-ИЛИ 45 на выход 22 блока 8 управления и вход переноса сдвигового регистра настройки 17.

Единица с инверсного выхода триггера 44 поступает на первый вход элемента И 47 и разрешает прохождение тактовых импульсов с выхода элемента 15

И 30 через элемент И 47 на выход 23 блока 8 управления и далее на вход управления сдвигом регистра 17 настройки. В первом цикле производится циклический сдвиг информации в регист- 20 ре 17 настройки. Одновременно в счет" чике 36 подсчитывается количество единиц в регистре 17. Если в очередном такте сдвига в первом разряде регистра 17 находится единица, то 25 сигнал высокого уровня поступает на второй вход элемента И 37 и разрешает прохождение тактового импульса на счетный вход счетчика 36. Содержимое счетчика увеличивается на единицу. 30

Тактовые импульсы с выхода элемента И 30 поступают на счетный вход счетчика 33.

По завершению. N тактов сигнал с выхода переноса счетчика 33 поступает на вход записи регистра 34 и обеспе35 чивает занесение в него числа входов контролируемого блока из счетчика 36.

Одновременно по сигналу переноса с выхода счетчика 33 производится на" чальная установка счетчика 42 и установка в единицу триггера 43 цикла °

Начинается второй цикл настройки.

Во втором цикле настройки производится последовательная запись единиц 4 в разряды регистра 17 настройки, вы" деленные для обратной связи. Номера разрядов обратной связи записаны в памяти 35. Число входов с регистра 34 поступает на младшие разряды адресного входа памяти 35. Схема 40 сравнения сравнивает текущий номер разряда контролируемого блока, соответствующего входу, который находится в счетчике 36, с номером разряда обратной связи, выбираемым из памяти 35. В случае совпадения номеров единица с выхода схемы 40 сравнения поступает на первый вход элемента 2И-ИЛИ 45, 80 6 на второй вход которого поступает единица с выхода триггера 43 цикла.

Единица с выхода элемента 2И-ИЛИ 45 через выход 22 блока 8 управления по" ступает на вход переноса регистра 17 настройки. Таким образом, единицы заносятся в разряды регистра 17 настройки, выделенные под обратную связь.

При сравнении очередного номера разряда единичный сигнал с выхода схемы 40 сравнения поступает на первый вход элемента И 41 на второй

I вход которого поступает тактовый импульс с выхода элемента И 30.

Сигнал с выхода элемента И 41 поступает на счетный вход счетчика 42 и увеличивает его значение на единицу.

Код с выхода счетчика 42 поступает на адресный вход памяти 35 и служит для выборки следующего номера разряда обратной связи. По истечении N тактов второго цикла настройки в регистре 17 настройки формируе ся код для выделе" ния разрядов обратной связи, сигнал с выхода переноса счетчика 33 тактов поступает на вход записи триггера 44 запуска тестов, на вход данных которого поступает единица с прямого выхода триггера 43 цикла. Триггер 44 устанавливается в единицу. Нуль с инверсного выхода триггера 44 поступает на первый вход элемента И 47 и запрещает прохождение тактовых импульсов на выход 23 блока 8 управления и далее на вход управления сдвигом регистра 17 настройки. Таким образом, инФормация в регистре 17 остается неизменной во время прохождения теста.

Логическая единица с прямого выхода триггера 44 поступает на второй вход элемента ИЛИ 48, единица с выхода которого сбрасывает счетчик 33 тактов. Во время прохождения теста информация в счетчике 33 и на его выходе переноса, а также в регистре

34 количества входов не изменяется.

Информация с выхода регистра 34 поступает на выход 24 блока 8 управления и далее на вход 27 блока индикации 7 (см. Фиг. 1) для индикации числа входов контролируемого блока 2.

Логическая единица с прямого выхода триггера 44 поступает на первый вход элемента И 46 и разрешает прохождение тактовых импульсов на выход

20 блока 8 управления и далее на вход записи регистра 14 (см. Фиг.l).

Начальное значение в регистре 14 ус1553980

55 танавливается по сигналу сброса с выхода 19 блока 8 управления, при этом во всех разрядах устанавливается единичное значение. Это необходимо дйя того, чтобы генерируемая псевдос учайная последовательность не была в рожденной, состоящей из нулей., П евдослучайный код в очередном такт получается путем сдвига кода, с ормированного в предыдущем такте, и ичем в сдвиге участвуют только разр ды регистра 14, соответствующие в одам контролируемого блока 2. Если

i. и разряд контролируемого блока 2 я;вляется входом, то в i-м разряде р гистра 9 записана единица, поступ ющая на адресный вход i-го мультипл ксора сдвига 15 и обеспечивающая и охождение информации с i-ro триггер 14 на выход мультиплексора l5 и д лее на вход (i+1) -гo триггера 14 и нулевой вход (i+1) -co мультиплексор1 19.

Если i-й разряд вывода контролир емого блока является выходом, то в i-м разряде регистра 9 записан н ль. Нуль с выхода этого разряда поступает на адресный вход i-го мультиплексора 15 и обеспечивает npoxowдание информации с выхода (i-1)-го м ультиплексора 15 на вход (i+1) -го триггера 14 и нулевой вход (i+1)-ro мультиплексора 15. Таким образом, п и сдвиге обходятся разряды регистр),t4 псевдослучайной последовательнрсти 4, соответствующие выходам контролируемого блока 2.

На вход первого триггера 14 и нулевой вход первого мультиплексора 15 поступает информация со свертки 18 разрядов обратной связи„ Выделение разрядов обратной связи производят

N элементов И 16, на первые входы которых поступают сигналы с триггеров

14, а на вторые входы - сигналы с выхода регистра 17 настройки. Информация с первого входа элемента И 16 проходит на выход, если в соответствующем разряде регистра 17 записана единица, если в разряде регистра 17 записан нуль, то на выходе соответствующего элемента И 16 присутствует нуль, который не влияет на входное значение свертки 18.

Псевдослучайная последовательность с выходов триггеров 14 поступает на информационные входы коммутатора 6.

Если i-й разряд контролируемого блока

1О

2 является входом, то в .-м разряде регистра 9 записана единица. Единичный сигнал с выхода i-ro разряда регистра 9 поступает,на вход управления

i""м разрядом коммутатора 6 и обеспечивает прохождение сигнала псевдослучайной последовательности на i-й вход контролируемого 2 и эталонного

4 блоков. Если i-й разряд контролируемого блока 2 является выходом, то нулевой сигнал с выхода i.-го разряда регистра 9 поступает на управляющий вход i-го разряда коммутатора 6 и обеспечивает высокоимпедансное состояние на выходе этого разряда.

Сигналы с выводов контролируемого

2 и эталонного 4 блоков поступают на схему 3 сравнения. В случае несовпадения сигналов по какому-то из разрядов нулевой сигнал с выхода схемы 3 сравнения поступает на вход 26 блока управления 8 и далее на вход данных триггера 31 пуска (см. Фиг.2), на вход записи которого поступают импульсы с элемента И 30. Триггер 31 устанавливается в нулевое состояние.

Сигнал логического нуля с выхода триггера 31 поступает на второй вход элемента И 30 и запрещает прохождение тактовых импульсов с выхода генерато" ра 29 на узлы и блоки устройства.

Устройство переходит в состояние Останов", о чем свидетельствует нулевой сигнал, поступающий с выхода триггера 31 на выход 21 блока 8 управления и далее на вход 28 блока 7 индикации. При этом сигналы поразрядного сравнения с выхода схемы сравнения 3 поступают на индикацию в блок

7 индикации.

Останов устройства производится нажатием кнопки 39 Сброс . При этом сигнал с кнопки 39 поступает на вход сброса триггера 31 и устанавливает его в нулевое состояние. формула изобретения

1 . Устройст во для контроля лог ических блоков, содержащее блок управления, блок распознавания входов-выходов, регистр входов-выходов, схему сравнения, блок индикации, коммутатор и формирователь тестов, включающий группу из N элементов И и группу из

N триггеров, где N - -число выводов контролируемого блока, выходы коммутатора соединены с выходами устройст1553900 ва для подключения к выводам контролируемогоо и эталонного блоков и с соответствующими входами схемы сравнения, группа разрядных выходов кото5 рой соединена с группой входов блока индикации, входы блока распознавания входов-выходов являются входами устройства для подключения к выводам контролируемого 6лока, а выходы подключены к информационным входам соответствующих разрядов регистра входов-выходов, выходы которого соединены с управляющими входами коммутатора и формирователя тестов, первый выход блока управления соединен с первым синхровходом формирователя тестов, информационные выходы которого соединены с информационными входами коммутатора, второй выход блока управления соединен с установочными входами регистра входов-выходов и формирователя тестов, третий выход блока управления соединен с синхровходом регистра вхо" дов-выходов, о т л и ч а ю щ е е с я 25 тем, что, с целью повышения достоверности контроля, формирователь тестов выполнен в виде генератора псевдослучайных кодов, а в устройстве третий, четвертый, пятый выходы блока управления соединены соответственно с вторым синхровходом, входами управ" ления сдвигом и режима формирователя тестов, входы настройки которого соединены с выходами блока распознавания

35 входов-выходов, третий и шестой выходы блока управления соединены соответственно с первым и вторым входами блока индикации, синхровыход формирователя тестов и выход несравнения 4р схемы сравнения соединены соответственно с входами разрешения и блокировки блока управления, при этом в формирователь тестов введены группа из (N-1) мультиплексоров, узел сверт- 4 ки и регистр настройки, причем управ" ляющие входы мультиплексоров группы являются управляющими входами форми" рователя тестов, разрядные выходы регистра настройки соединены с первыми входами элементов И группы, выход первого разряда регистра настройки является синхровыходом формирователя тестов, вторые входы элементов Й группы соединены с выходами соответ- . ствующих триггеров группы и первыми информационными входами мультиплексоров группы и с информационными выходами формирователя тестов, выходы элементов И группы соединены с входами узла свертки, выход которого соединен с входом данных первого триггера группы и вторым информационным входом первого мультиплексора группы, выход

i.-го мультиплексора группы соединен с входом данных (i+1) -го триггера гругпы (i=1-N-1) и с вторым информационным входом (i+1)-ro мультиплексора группы, обьединенные синхровходы и входы установки триггеров группы являются соответственно синхровходом и входом установки формирователя тестов, входы управления сдвигом, данных и переноса регистра настройки являются соответственно входами управления сдвигом, настройки и режима формирователя тестов.

2. Устройство по и.1, о т л и ч а ю щ е е с я тем, что блок управления содержит генератор импульсов, пять элементов И, три счетчика, регистр, память, схему сравнения, три триггера, два элемента ИЛИ и элемент .

2И-ИЛИ, кнопки Сброс" и "Пуск", причем выход генератора импульсов соединен с первым входом первого элемента

И, второй вход которого соединен с выходом первого триггера и третьим выходом блока управления, а выход соединен с первыми входами второго, третьего, четвертого, пятого элементов 11, с синхровходом первого триггера и счетным входом первого счетчика, вход сброса которого соединен с выхоI дом первого элемента ИЛИ, а выход переполнения соединен с входом сброса второго счетчика, синхроаходом регистра, первым входом второго элемента

ИЛИ, установочным входом второго триггера и синхровходом третьего триггера, выход кнопки "Пуск" соединен с установочным входом первого триггера, вход данных которого является входом блокировки блока управления, выход кнопки "Сброс" соединен с входом сброса первого, второго и третьего триггеров, первым входом первого и вторым входом второго эле" ментов ИЛИ и является вторым выходом блока управления, выход второго элемента И соединен со счетным входом второго счетчика, выходы которого соединены с первой группой адресных входов памяти, вторая группа адресных входов которой соединена с группой выходов регистра и с шестым выходом блока управления, выходы памяти сое1553980

pèHåHû с первой группой входов схемы сравнения, вторая группа входов которой соединена с выходами третьего с1четчика и с входами данных регистра, выход схемы сравнения соединен с вторым входом второго элемента И и с г1ервым входом элемента 2И-ИЛИ, выход которого является пятым выходом блока управления выходы третьего эле|

1 мента И и второго элемента ИЛИ соединены соответственно со счетным и сбросовым входами третьего счетчика, вторые входы третьего элемента И и лемента 2И-ИЛИ являются входом разрешения блока управления, прямой и инверсный выходы второго триггера соединены с третьим и четвертым входами элемента 2И-ИЛИ, вход данных третьего триггера соединен с прямым выходом второго триггера, прямой выход третьего триггера соединен с вторыми входами первого элемента ИЛИ и пятого элемента И, выход которого является первым выходом блока управления, инверсный выход третьего триггера соединен с вторым входом четвертого элемента И, выход которого является четвертым выходом блока управ15

Составитель К.Хазова

Редактор Л.Пчолинская Техред М.Дидык Корректор Т.Палий

» «»«»«»«»» «» «»«»

Заказ 457 Тираж 56 4 Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, R-35i Раушская наб., д. 4/5.Производственно-издательский комбинат "Патент", г. Ужгород, ул. Гагарина, 101