Цифровой фильтр

Цифровой фильтр

Иллюстрации

Показать все

Реферат

 

Изобретение относится к вычислительной технике. Цель изобретения - повышение быстродействия. Цифровой фильтр содержит адресные счетчики 1,6 и 14, блок памяти (БП) 2 адресов, адресный регистр 3, БП 4 промежуточных результатов, регистры 5 и 12, БП 7 весовых коэффициентов, умножитель 8, коммутаторы 9 и 10, сумматор 11, БП 15 входных отсчетов и блок 17 синхронизации. Цель достигается введением коммутатора 9, с помощью которого цикл вычисления выходного отсчета фильтра осуществляется за восемь тактов. 4 ил., 2 табл.

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИК ц91 ггг>

А1

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

H A ВТОРСКОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ НОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТНРЬГИЯМ

ПРИ ГКНТ СССР (21) 4403646/24-09 (22) 04,04,88 (46) 07.04,90. Бюл, М 13 (71) Киевский политехнический институт им. 50-летия Великой Октябрьской социалистической революции (72) Ю,С,Каневский, M,К,Клименко и Л.М.Логинова (53) 681.32(088,8) (56) Авторское свидетельство СССР

Р 1357976, кл, Н 03 H 17/06,, G 06 F 15/353, 25,07.86, (54) ЦИФРОВОЙ ФИЛЬТР

- (57) Изобретение относится к вычисщ) Н 03 Н 17/06, С 06 F 15/353

2 лительной технике, Цель изобретения — повышение быстродействия, Циф ровой фильтр содержит адресные счетчики 6 и 14, блок 2 памяти (БП) адресов, адресный .регистр 3, БП 4 промежуточных результатов, регистры

5 и 12, БП 7 весовых коэффициентов, умножитель 8, коммутаторы 9 и 10, сумматор 11, БП 15 входных отсчетов и блок !7 синхронизации, Цель достигается введением коммутатора 9, с

; помощью которого цикл вычисления выходного отсчета фильтра осуществляется за восемь тактов, 4 ил,, 2 табл.

1555826

Цифровой фильтр осуществляет фильтрацию входного сигнала согласно выражению

N-1

Т„Х. х „ь„, п=О

40 где h„- весовые коэффициенты; х „- отсчеты входного сигнала; 45

N — длина импульсной характеристики (ИХ), Для иллюстрации работы цифрового фильтра рассмотрим в качестве примера реализацию цифрового фильтра с импульсной характеристикой, представленной на фиг.З, Общее число коэффициентов равно

11. В силу симметрии общее число не нулевых коэффициентов равно (N+l)/2+1 7, а число различных ненулевых коэффициентов равно 4 (3 боковых и 1 центральный). Для получения выходного отсчета У< по формуИзобретение относится к вычисли- . тельной технике и может быть использовано в системах цифровой обработки сейсмических, акустических и дру-, гих сигналов, Цель изобретения - повышение быстродействия, На фиг,l приведена электрическая структурная схема цифрового фильтра; на .фиг,2 - структурная электрическая схема блока синхронизации; на фиг.З - пример импульсной характеристики цифрового фильтра; на фиг,4временные диаграммы управляющих сигналов.

Цифровой фильтр содержит первый адресный счетчик 1, блок 2 памяти адресов, адресный регистр 3, блок 4 памяти промежуточных результатов, 2О первый регистр 5, второй адресный счетчик 6, блок 7 памяти весовых коэффициентов, умножитель 8, дополнительный коммутатор 9, коммутатор 10, сумматор ll второй регистр 12, вы-. ° 25 ход 13, третий адресный счетчик 14, блок 15 памяти входных отсчетов, вход 16, блок 17 синхронизации, выходы 18-26 блока l7 синхронизации.

Блок 17 синхронизации содержит 30 счетчик 27, блок 28 постоянной памяти и генератор 29 тактовых импульсов, ле (1) результаты умножения x„h х „ Ь, х„, Ь ; x „h запоминаются и накапливаются в блоке 4 памяти промежуточньх результатов, Промежуточные полученные результаты используются при получении входных отсчетов,н 1 * Yv69 Y V+29,i IIpoH3Beдение выходного с тсчета на центральный коэффициент х „ 6- h 6- е хранится, так как оно принимает участие в вычислениях только один раз, Рассмотрим вычисление U-ro выходного отсчета фильтра Y при длине ИХ

N = 11 В этом случае третий адресный счетчик 14 работает по модулю

M1 = (N+1 )/2 + 1 = 7, второй адресный счетчик 6 — по модулю И2 (М1+1)/2 = 4, первый адресный счетчик l - по модулю МЗ = Н - 1 = 10, С целью упрощения описания работы цифрового фильтра будем считать, что прием информации во все регистры, умножитель, переключение счетчиков осуществляется положительным перепадом синхроимпульсов, режиму записи в блоки 4 и 15 соответствует нулевое значение на управляющем входе, а режиму чтения - единичное; сигналу переноса счетчиков соответствует нулевое значение на выходе переноса; нулевое значение на управляющем входе сумматора !1 соответствует режиму "Суммирование с нулем", а единичное значение - режиму обычного суммирования, Адресация блока 15 памяти входных отсчетов обеспечивается третьим адресным счетчиком 14, причем по синхроимпульсу на первом выходе 18 бло\ ка 17 синхронизации его значение изменяется на единицу, а по синхроимпульсу на втором выходе 19 - на две единицы, Последовательность адресов, формируемых для записи входных отсчетов в блок 15, а также для чтения исходных данных из него, приводится в табл. l, Дпя адресации блока 7 памяти весовых коэффициентов используется второй адресный счетчик 6, который изменяет свое состояние по сигналу с третьего выхода 20 блока 17. Для адресации блока 4 памяти промежуточных результатов используется блок 2 памяти адресов, в котором хранятся адреса записи получаемых промежуточных результатов и адрес чтения накопленного промежуточного результа55826

t0

5 15 та Y . Прошивка блока 2 памяти адН ч ресов производится в соответствии с табл. 2. Для адресации блока ? яамяти адресов используются первый 1 и, второй 6 адресные счетчики, Необходимо учесть, что прошивка блока 2 памяти адресов выполняется со сдвигом на один адрес по отношению к адресам блока 15 памяти входных отсчетов и блока 7 памяти весовых коэффициентов. Это необходимо для согласования длины цепочки формирования слагаемых У =х по+ хv- h1+xy4 Ь +

+ х h+ для получения выходного от-! If счета Y„=- Y„+ Y÷ °

Адрес, принятый из блока 2 в адресный регистр 3, хранится в нем два такта, причем в каждом нечетном такте цикла происходит чтение по этому адресу из блока 4 памяти промежуточных результатов, а в каждом четном - запись по этому же адресу, Цикл вычислений выходного отсчета составляет восемь тактов» равных четырем тактам работы умножителя 8.

При этом за один такт умножения выполняются две операции сложения на сумматоре 11 В исходном состоянии первый l и второй 6 адресные счетчики установлены в нулевое состояние, а третий адресный счетчик 14 — в

"001".

В первом такте в выходной регистр, умножителя 8 принимается произведение х 11, а во входные регистры со» ответственно входной отсчет х и

Ч-1 весовой коэффициент h<. Произведение х v ha через дополнительный коммутатор 9 (нулевое значение на девятом выходе 26 блока 17) поступает на второй вход сумматора 11 который в этом такте работает в режиме "Суммированйе с нулем" (нулевое значение на шестом выходе 23 блока 17), Во втором такте сумма Y mp + p . принимается во второй регистр .12, На выходе умножителя 8 ° по-прежнему, остается гроизведение x „ ho, которое через дополнительный коммутатор 9 поступает на второй вход сумматора

1l и вновь суммируется с нулем, По+Y + у "и. у ч о+ поступает на вход блока 4 и записывается о адресу, находящемуся в адресном регистре 3, По этому адресу хранится накапливающийся промежуточный результат Y для вычисления выходного отсчета Y

В третьем такте на выходе умножи-, теля 8 появляется проиЗведее х М 141 а Во входные регистры принимаются со ответственно значения х y g и h< . Полученное произведение поступает на второй вход сумматора 11, где суммиI руется с результатом У ч = х „ Ьо» который поступает на сумматор с выхода второго регистра 12 через коммутатор

10 (по единичному значению на управляющем восьмом выходе 25 блока 17) °

В этом же такте из блока 4 по адресу в адресном регистре 3 считывается

» промежуточное значение Yv, .

В четвертом такте полученное в предыдущем такте на выходе сумматора

Y xyho+ хч 1 1 1пРи" нимается во второй регистр 12. В этом регистре происходит последовательное накопление следующих произедений ч h х ч-г "ч.» ч-ч <»

h х h (при этом умножение на нулевые коэффициенты не производится) ° В этом же такте в первый регистр 5 принимается считанное в предыдущем такте значение Y » которое через комо мутатор 10 (нулевое значение сигнала на восьмом выходе 25 блока 17) поступает на первый вход сумматора 11, На выходе умножителя 8 сохраняется значение хy h1, котоРое суммирУ ется на сумматоре ll с промежуточным резуль Гятом Y ч,, Y ч = Y y+g +

II

+ХЧУ Ь1.

1(Полученное значение Y эанисывается в блок 4 по тому же адресу, где хранилось предыдущее значение

Н Ч 6

В девятом такте (аналогично третьему) в выходной регистр умножителя

8 принимается произведение х ч @ h а во входные регистры — х yq и ho-.

Произведение х ч h< через дополнительный коммутатор 9 поступает на второй вход сумматора 11„ С выхода второго регистра 12 через коммутатор

10 на первый вход сумматора 11 поступает накопленное значение Y ° На выходе сумматора ll формируется значение ч v h o + v-г h o + х v w h 4 !

В этом же такте иэ блока 4 считывает(/ ся промежуточное значение Y „,г . Од» новременно происходит запись нходно го отсчета в блок 1$ по единичному значению сигнала на четвертом выхо1555826 де 21 блока 17. При этом состояние третьего адресного счетчика 14 не изменяется и запись осуществляется по тому же адресу, откуда в предыдущем такте произошло чтение отсчета х,, который участвовал в вычислении последний раз и умножался на центральный коэффициент h .

3 шестом такте работы устройства состояние третьего адресного счетчика 14 увеличивается на единицу (по сигналу с первого выхода 18 блока 17)

По новому адресу происхопит считывание выходного отсчета х +,, а из 15 блока 7 считывается коэффициент h

На выходе умножителя 8 сохраняется значение х < + h< которое суммируется с промежуточным результатом Y принятым в этом же такте в HepBbtA 20 регистр 5, На выходе сумматора ll имеется ноII все промежуточное значение Y и

v+ = (+ 2 + х < 4 h<р которое запи сывается в блок 4, 25

Полученное в предыдущем такте значение суммы Y v = X v h o + х /-г 1 г +

+ х +дh+ принимается во второй регистр 12.

В седьмом такте в выходной ре- щ гистр умножителя 8 принимается произведение х аЬ z, а во входные регистры — соответственно х,, и h, считанные в предыдущем такте из блоков

l5 и 7. На выходе сумматора 11 формируется полное значение 7 < . Y v = ху1 и + v-2 2 х <4 4 xу у1 у

В этом такте из блока 4 считывается промежуточное значение Y <

В восьмом такте работы устройства полученное в предыдущем такте значение Yv принимается so второй регистр

12. С выхода этого регистра Y, поступает через дополнительный коммутатор

9 на второй вход сумматора 11 (единичное значение сигнала на девятом выходе 26 блока 17), Одновременно в первый регистр 5 принимается значеfl ние 7, которое через коммутатор 10 (нулевое значение сигнала на восьмом выходе 25 блока 17) затем поступает на первый вход сумматора ll ° На вы ходе сумматора 11 получают значение

ВыхОднОГG отсчета Y Y + 7 у ко- . торое в следующем такте принимается во второй регистр 12 и поступает на выход 13 цифрового фильтра, С девятого такта начинается следующий цикл работы цифрового фильтра и работа в этом такте аналогична первому такту, Ъ. формула изобретения

Цйфровой фильтр, содержащий блок синхронизации, последовательно соединенные первый адресный счетчик, блок памяти адресов; адресный регистр„ блок памяти промежуточных результатов и первый регистр, последовательно соединенные коммутатор, сумматор, выход которого подключен к входу блока памяти промежуточных результатов, и второй регистр, выход которого является выходом цифрового фильтра, последовательно соединенные второй адресный счетчик, выход переноса и выход которого соединены со счетным входом первого адресного счетчика и вторым адресным входом блока памяти адресов соответственно,и умножитель, последовательно соединенные третий адресный счетчик, к управляющим входам которого подключены первый и второй выходы блока синхронизации„ и блок памяти входных отсчетов, второй вход которого является входом цифрового фильтра, вьгход подключен к второму входу умножителя, к третьему входу которого и к управляющим входам второго адресного счетчика, адресного регистра и блока памяти промежуточных результатов подключен третий выход блока синхронизации, четвертый, пятый, шестой, седьмой и восьмой въиоды подключены к управляю« щим входам блока памяти входных отсчетов, первого регистра, сумматора, второго регистра и коммутатора соответственно, отличающийся тем, что, с целью повышения быстродействия, между выходом умножителя и вторым входом сумматора введен дополнительный коммутатор, к второму входу которого подключен выход второго регистра и первый вход коммутатора, к второму входу которого подключен выход первого регистра, а к управляющему входу дополнительного коммутатора подключен девятый выход блока синхронизации, 1555826!

Таблица 1 следовательеть адресов ения из бло15

Цикл вы числени с эавходов

1, 3, 5, 6

Т а блица 2

Старшие разряды адреса блока 4 (счетчик I) Последовательность адресов чтения/записи блока 4

2

4

6

0001

001 1

О 1 О

0111

1 О О 0

1001

1010

10, 6, О, 7, 1, 8, 2, 9, 3,10, 4, О, 5, 1, 6, 2, 7, 3, 8, 4, 9, 5, 2, 0

3, 1

4, 2

5, 3

6, 4

7, 5

8, 6

9, 7

10 8

О, 9

1,10

5

3

1 о

18

1У га

21

22

23

84 гэ гб

1555826 Pgggpy: 1 2 J 4 5 6 7 В

Ц3цД

Редактор И,Шмакова

Тираж 663 Подписное рНИИцИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., д. 4/5

Заказ 1860

Производственно-издательский комбинат "Патент", г. Ужгород, ул. Гагарина, 101 у И

Я 21

8 28 д 23

Составитель С,Музычук

Техред М.Моргентал Корректор .М,Кучерявая