Устройство для приема кодированных сигналов

Устройство для приема кодированных сигналов

Иллюстрации

Показать все

Реферат

 

Изобретение относится к радиосвязи. Цель изобретения - повышение достоверности приема. Устройство содержит решающие блоки (РБ) 1 и 3, стробирующий генератор 2, блоки 4 и 9 задержки, блок 5 элементов памяти, блок определения (БО) 6 длительности уровней, триггер 7, элемент ИЛИ 8, генератор 10 тактовых импульсов и блок принятия (БП) 11 решения. При отсутствии входной полезной информации устройство находится в режиме "скользящего окна", при котором производится поиск разрешенного сигнала для входа в синхронизацию. При демодулировании хотя бы одной единицы информации устройство ею синхронизируется, выставляет сигнал "Захват" и следит за появлением следующей информации. В случае ее отсутствия устройство формирует сигналы "Потеря бита" вместо информационных сигналов, сохраняя синхронизацию по последнему информационному сигналу. Если сигналов "Потеря бита" меньше N и за ними следует хотя бы один информационный сигнал, то синхронизация "привязывается" к нему и отсчет N производится сначала. При формировании сигналов "Потеря бита" ≥N у-во снимает сигнал "Захват" и переходит в режим " скользящего окна" для поиска разрешенного сигнала для входа в синхронизацию. Устройство по пп. 2, 3 и 4 ф-лы отличается выполнением РБ 3, БО 6 и БП 11. 3 з.п. ф-лы, 4 ил.

СОЮЭ СОВЕТСНИХ . СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

„„SU„„) 55586 (g))g H 04 B 1/06

" : Г 93Q3

r .- . :.,мЧ!И

1 !. !а i Е,- А

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

И А ВТОРСНОМЪ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ГЮ ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР (21) 4352162/24-09 (22) 28. 12.87 (46) 07.04.90. Бюл. М" 13 (71) Киевский институт инженеров гражданской авиации им. 60-летия СССР (72) В.A.ÈãíàòîB, С.М.Паук, Г.В.Громов, В.K.Горемыкин, В.С.Рыбин, А.В.Коломиец и А.Н.Баранов (53) 621.394.6 (088.8) (56) Авторское свидетельство СССР и 617850, кл. Н 04 В 1/06, 1947. (54) УСТРОЙСТВО ДЛЯ ПРИЕМА КОЛИРОВАНННБ!Х СИГНАЛОВ (57) Изобретение относится к радиосвязи. Цель изобретения - повышение достоверности приема. Устройство содержит решающие блоки (РБ) 1 и 3, стробирующий генератор 2, блоки 4 и

9 задержки, блок 5 элементов памяти, блок определения (БО) б длительности уровней, триггер 7, элемент ИЛИ 8, генератор 10 тактовых импульсов и блок принятия (БП) 11 решения. При отсутствии входной полезной информаИзобретение относится к радиосвязи и может использоваться при приеме кодированной дискретной информации по каналам связи как радио, так и проводных.

Цель изобретения - повышение достоверности приема.

На Фиг. 1 изображена структурная электрическая схема предлагаемого устройства; на Фиг. 2 - структурная схема выходного решающего блока; на

2 ции устройство находится в режиме

"скользящего окна", при котором производится поиск разрешенного сигнала для входа в синхронизацию. При демодулировании хотя бы одной единицы информации устройство ею синхронизируется, выставляет сигнал "Захват" и следит за появлением следующей информации. В случае ее отсутствия устройство Формирует сигнал "Потеря бита" вместо информационных сигналов, сохраняя синхронизацию по последнему информационному сигналу. Если сигналов "Потеря бита" меньше N и за ними следует хотя бы один информационный сигнал, то синхронизация "привязывается" к нему и отсчет N производится сначала. При формировании сигналов "Потеря бита " ъ И устройство снимает сигнал "Захват".и переходит в режим "скользящего окна" для поиска разрешенного сигнала для входа в синхронизацию. Устройство по пп. 2, 3 и 4 ф-лы отличается выполнением РБ

3, БО б и БП 11. 3 з.п.ф-лы, 4 ил. фиг. 3 - структурная схема блока определения длительности уровней; на фиг. 4 - блок принятия решения.

Устройство содержит входной решающий блок 1, стробирующий генератор

2, выходной решающий блок 3, первый блок 4 задержки, блок 5 элементов памяти, блок 6 определения длительности уровней, триггер 7, элемент

ИЛИ 8, второй блок 9 задержки, генератор 1О тактовых импульсов, блок

l555864!

11 принятия решения. Выходной решающий блок 3 состоит из перемычек 12, элементов ИЛИ 13, триггеров 14 элементов И 15. Блок 6 состоит из элемента НЕ 16,элементов ИСКЛЮЧАЮЩЕЕ ИЛИ .

17,элементов И 18.Блок 11 состоит из первого 19 и второго 20 счетчиков, пер вого 21, второго 22, третьего 23 эле- . ментов И, первого 24, второго 25 элементов ИЛИ, первого 26, второго

27 блоков задержки, первого 28, второго 29 триггеров и инвертора 20.

Устройство работает следующим образом. !5

Входной решающий блок 1 после необходимого усиления осуществляет бинарное квантование кодированного сигнала, т.е. принимает решение о том, сигнал какого логического уров- 20 ня "0" или "1" в данный момент поступает на вход. С выхода входного решающего блока 1 сигнал поступает на вход стробирующего генератора 2. Последний вырабатывает короткие импульсы д уровня логической "1" на любое изменение логического уровня (с "0" в

"1" или " "1" в "0") на его входе.

Импульсы сигнала от стробирующего генератора 2 опрашивают блок 6 определения длительности уровней и после задержки в блоке 4 обнуляют блок 5.

Блок 4 необходим для того, чтобы один и тот же импульс со стробирующего генератора 2 сумел опросить блок

6 определения длительности уровней

35 и только потом обнулить блок 5. Последний, представляющий собой последовательно соединенные ячейки памяти (триггеры) с общими цепями тактиро 40 вания (сдвига) и сброса (обнуления), на вход первой из которых подан сигнал уровня "1", после каждого предыдущего обнуления сигналом "Сброс" последовательно заполняется уровнем !". Время заполнения уровнем "1" определяется частотой сигнала "Такт" .генератора 1О, подаваемого на вход тактирования блока 5 и на вход блока 11.

Блок 6 при опросе сигналом от стробирующего генератора 2, воспринимая сигналы с выхода блока 5, выдает сигналы соответствия одной из определенных длительностей неизменного логического уровня на выходе 5

1 входного решающего блока 1. Сигналы с выхода блока 6 поступают на выходной решающий блок 3, в котором принимается решение, соответствует лй последовательность логических уровней на выходе входного решающего блока 1 последовательности для сигнала "1" или "0". Сигналы поступают на соответ ствующие входы тригге- ра 7 (являющимся RS-триггером,а также на элемент ИЛИ 8, с выхода которого сигнал поступает на блоки 3, 9 и 11), переводя и его в состояние " 1" или

"0" и пройдя элемент ИЛИ 8 и блок 9 синхронизируют информацию.

Блок 11 оценивает период поступления информационных сигналов и, если каждый следующий из них после предыдущего не происходит за время передачи единицы информации плюс максимальный допуск, то принимается решение о том, что данная единица информации не демодулирована правильно (из-за ее отсутствия или искажения при передаче) и вместо информационного сигнала формируется сигнал "Потеря бита". Причем поступление любого из информационных сигналов устанавливает в начальное состояние измеритель их периода поступления. Причем, если первый сигнал "Потеря би-. та" формируется через время передачи единицы информации плюс максимальный допуск, то следующий сигнал "Потеря бита" формируется через время передачи единицы информации минус максимальный допуск, а следующие (N-2) сигнала "Потеря бита" следуют через время, равное передаче единицы информации относительно последнего информационного сигнала. Это необходимо для поддержания синхронизма демодуляции при пропадании (N единиц информации после хотя бы одного информационного сигнала.

Если после формирования М сигналов

"Потеря бита" после последнего информационного сигнала информационные сигналы не появляются, сигналы "Потеря бита" начинают следовать с периодом, равным времени передачи единицы информации плюс максимальный допуск.. Эта особенность формирования сигнала "Потеря бита" используется в выходном решающем блоке 3 для обеспечения режима "скользящего окна", при котором обеспечивается поиск разрешающего сигнала для входа в синхронизацию, та к как сигналы "Потеря бита" и с выхода элемента ИЛИ 8 приводят в исходное начальное положение

5- 1 систему определения соответствия последовательности логических уровней на выходе входного решающего бло ка 1 последовательности для сигнала

"1" или "0"..Причем блок 11 формирует также сигнал "Захват", несущий информацию о том, что включен режим

"скользящего окна" или выключен, что свидетельствует о наличии или отсутствии полезной информации во входном кодированном сигнале, т.е. канал занят или свободен.

Таким образом, при отсутствии по лезной (раэрешенной) информации на входе устройство не Формирует сигнал "Захват" и находится в режиме

"скользящего окна", при котором производится поиск разрешенного сигнала для входа в синхронизацию. При демодулировании хотя бы одной единицы информации устройство ею синхронизируется, выставляет сигнал "3axват" и следит за появлением следующей информации. В случае ее отсутствия устройство формирует сигналы

"Потеря бита" вместо информационных сигналов, сохраняя синхронизацию по последнему информационному сигналу.

Если сигналов "Потеря бита" было меньше N и за ними последовал хотя бы один информационный сигнал, синхронизация "привязывается" к нему и отсчет N производится сначала. При формировании сигналов "Потеря бита"

> N устройство снимает сигнал "Захват" и переходит в режим "скользящего окна" для поиска разрешенного сигнала для входа в синхронизацию.

Выходной решающий блок 3 работает следующим образом.

Импульсные сигналы, несущие информацию о приеме определенного неиз" менного уровня сигнала на входе заданной длительности, с выхода блока

6 по линии поступают на одни контактные поля перемычек 12. На другие контактные поля перемычками заводятся те сигналы, последовательное чередование которых соответствует сигналам.

"1" и "0". Любой иэ сигналов "Потеря бит" или с выхода элемента ИЛИ 8, пройдя элемент ИЛИ 13, сбрасываег в "0" все триггеры 14. После этого первый в цепочке триггер 14 взводится в состояние "1" при приходе íà его вход соответствующего сигнала с линии. При этом все остальные триггеры

14 не взводятся, поскольку их входы

555864 б блокированы впередистоящими триггерами через элементы И, 15. Последний триггер 14 в цепочке взводится в состояние "1" лишь при последовательном

5 приходе с определенных линии. Теперь

I сигнал с линии, несущий информацию о завершающем фрагменте одного из кодированных сигналов, через открытый элемент И 17 формирует сигнал "1" или "0". Этот сигнал сформирован лишь в том случае, если последовательность поступления сигналов с линии не прервет один из сигналов "floтеря бита" или с выхода элемента

ИЛИ 8 °

Блок 6 работает следующим образам. С выхода блока 5 на каждый элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 17 поступает

20 пара сигналов Z, соответствующих минимальной и максимальной длительности i-го фрагмента демодулированного входного сигнала, С выхода входного решающего блока 1 поступает

2 сигнал о логическом уровне сигнала на выходе этого блока, с выхода стробирующего генератора 2 поступает импульсный сигнал о завершении сигнала постоянного уровня на входе блока 1, 3р который стробирует элементы И 18, при этом сигнал появляется на выходе того из них, на входах какого из элементов ИСКЛЮЧАЮЩЕЕ ИЛИ 17 имеются уровни различной величины (свидетельствующие о нахождении длитель35 ности постоянного уровня сигнала в определенном интервале) и какой уровень имеет этот сигнал. Таким образом сигналы с выходов блока 6 несут

40 информацию о приеме определенного неизменного входного уровня сигнала заданной длительности ° блок 11 работает следующим образом. После прихода сигнала устанав-. .45 ливаются в. состояние 0 счетчики

19 и 20, триггер 29 и в состояние

"!" - триггер 28. На выходе "Потеря бита" 0", на выходе "Захват"

"1". При этом элементы И 21 и 22 заперты, а элемент И "3 открыт для прохождения сигналов по первым входам. Импульсы сигнала, непрерывно поступающие с выхода генератора 10, подсчитываются счетчиком 19, Значе55 ние G выбирают таким образом, чтобы сигнал на выходе С счетчика 19 появился при подсчете HM числа импульсов сигнала с выхода генератора 10, соответствующего оптимальному вре1555864 менному интервалу передачи одного бита информации сигналом на входе, значение E выбирают соответствующим временному интервалу передачи одного бита информации плюс максимально возможный допуск, а значение L выбирают соответствующим временному интервалу передачи одного бита информации минус максимально возможный допуск.

При появлении сигнала на выходе

G счетчика 19 дальнейшее его прохождение запрещает элемент.И 21. Счетчик 19 продолжает подсчитывать импульсы сигнала с выхода генератора

t0 появившийся сигнал с выхода С счетчика 19, пройдя элемент И 22 и элемент ИЛИ 24, поступает на выход

"Потеря бита", пройдя блок 27, подсчитывается счетчиком 20, устанавливает в состояние "1" триггер 29 и обнуляет счетчик 19. При этом элемент И 21 открывается. Значение счетчика 20 выбирают соответствующим мак- 25 симальному числу последовательно принятых и не индифицированных при декодировании как "1" или "0" бит информации, при котором устройство автоматически поддерживает самосинхронизацию по принятой информации и не переходит в режим поиска информации (режим скользящего окна). Счетчик 19

1 продолжает (с нулевого значения} под.считывать импульсы сигнала с выхода генератора 10 и при появлении

35 сигнала на выходе L сигнал проходит элементы И 21, ИЛИ 4, поступает на выход "Потеря бита", пройдя блок 27, подсчитывается счетчиком 20 и обну» ляет счетчик 19. При этом сигнал с выхода элемента И 21, пройдя блок 27, устанавливает в "0" триггер 18, при этом элемент И 21 запирается.

Счетчик 19 продолжает (с нулевого 45 значения) подсчитывать импульсы сигнала с выхода генератора 10. При появлении сигнала на выходе L дальнейшее его прохождение запрещает элемент И 21. При появлении сигнала на выходе G он проходит элементы И 22, ИЛИ 24, поступает на выход "Потеря бита", проходит блок, подсчитывается счетчиком 20 и обнуляет счетчик 19.

Продолжая подсчитывать импульсы сигнала выхода генератора 10, счетчик снова обнуляется сигналом со своего выхода G, который поступает и на выход "Потеря бита". Так продолжается N раз до тех пор, пока очередной сигнал с выхода "Потеря. бита", поступив на вход счетчика 20, не переводит его в состояние N, при котором на выходе инвертора 30 возникает уровень логического "0", поступающий на выход "Захват", что вызывает запрет прохождения сигналов через элементы И 22 и 23. Дальнейшая работа счетчика 19, подсчитывающего импульсы сигнала с выхода генератора 24, приводит к его досчету до Е °

Сигнал с выхода Е счетчика 19, пройдя элемент ИЛИ 24, поступает на выход "Потеря бита" и обнуляет счетчик 19. Так продолжается до тех пор, пока не поступит очередной сигнал выхода генератора 10, который может поступать в любой момент времени, приводящий блок 11 в исходное состояние.

Таким образом, блок 11 принятия решения после поступления сигнала устанавливает уровень "1" на выходе

"Захват" и поддерживает его таким в течение формирования N импульсов сигнала на выходе "Потеря бита". При этом импульсы сигнала на выходе "Захват" появляются не с равномерным периодом, а пропорционально значению величин L, G, Е, а именно:

ELGGGGG... Причем количество импульсов сигнала с периодом С соответствует значению N, после чего значение сигнала на выходе "Захват" принимает значение "0", а период сигнала на выходе "Потеря бита" соответствует значению Е.

Формула изобретения

1. Устройство для приема кодированных сигналов, содержащее входной решающий блок, вход которого является входом устройства, блок weментов памяти, генератор тактовых импульсов, стробирующий генератор, блок принятия решения, первый выход которого соединен с первым входом выходного решающего блока, о т л ич а ю щ е е с я тем, что, с целью повышения достоверности приема, введены два блока задержки, блок определения длительности уровней, элемент

ИЛИ и триггер, причем выход входного решающего блока соединен с входом стробирующего генератора и первым входом блока определения длительнос55864

l0 элементов ИСКДОЧАЮЩЕЕ ИЛИ являются соответствующими входами блока определения длительности уровней, выход первого и второго элементов ИСКЛЮЧАЮ.

ЩЕЕ ИЛИ соединен с третьими входами соответствующих элементов И, выходы которых являются выходами блока определения длительности уровней.

50 является вторым выходом блока принятия решения и соединен с вторым входом третьего элемента И и выходом элемента НЕ, вхол которого соединен с выходом второго счетчика, второй вход которого соединен с выходом третьего элемента И.

9

15 ти уровней, второй вход которого и вход первого блока задержки соединены с выходом стробирующего генератора, выход первого блока задержки соединен с первым входом блока элементов памяти, второй вход которого и первый вход блока принятия решения соединены с выходом генератора тактовых импульсов, выходы блока элементов.памяти через блок определения длительности уровней соединены с соответствующими входами выходного решающего блока, второй вход которого, вход второго блока задержки и второй вход блока принятия решения соединены с выходом элемента ИЛИ, входы которого соединены с соответствующими входами триггера и выходами выходного решающего блока, выход триггера является информационным вьиодом устройства, выходом синхронизации которого является. выход второго блока задержки, первый и второй выходы блока принятия решения являются соответственно выходами "Потеря бита" и "Захват" устройства °

2. Устройство по и. 1, о т л и ч а ю щ е е с я тем, что выходной решающий блок состоит из перемычек, одни клеммы которых являются соответствующими входами выходного решающего блока, другие клеммы соединены с первыми входами соответствующих элементов И, вторые входы которых соединены с выходами соответствующих триггеров, S-входы двух триггеров соединены с соответствующими другими клеммами перемычек, S-входы остальных триггеров, соединены с выходами соответствующих элементов И, R-входы. всех триггеров соединены с выходом элемента ИЛИ, входы которого являются первым и вторым входами, выходного решающего блока, выходы двух соответствующих элементов И являются выходами выходного решающего блока .

3. Устройство по и, 1,. о т л и ч а ю щ е е с я тем, что блок определения длительности уровней состоит из элемента НЕ, вход которого, а также первые входы первого и предпоследнего элементов И являются первым входом блока определения длительности уровней, вторым входом которого являются вторые входы всех элементов И, входы первого и второго

4, Устройство по п. 1, о т л и ч а ю щ е е с я тем, что блок приня" тия решения состоит из первого и второго счетчиков, первого, второго и третьего элементов И, первого и второго элементов ИЛИ, первого и второго блоков задержки, первого и второго триггеров и инвертора, причем вторым входом блока принятия решения является первый вход первого счетчика, первый выход которого соединен с первым входом первого элемента И, выход которого соединен с первым входом первого элемента ИЛИ и входом первого блока задержки, выход которого соединен с первым входом первого триггера, выход которого соединен с вторым входом первого элемента И, второй выход первого счетчика соединен с первым входом второго элемента

И, выход которого соединен с вторым входом первого элемента 1!ЛИ, выход которого является первым выходом блока принятия решения и соединен с входом второго блока задержки, выход которого соединен с первым входом второго элемента ИЛИ, S-входом второго триггера и первым входом третьего элемента И, второй вход второго элемента ИЛИ соединен с первым входом второго счетчика, S-входом первого триггера, R-âõoäîì второго триггера и является первым входом блока принятия решения, выход второго элемента

ИЛИ соединен с вторым входом первого счетчика, третий выход которого соединен с третьим входом первого элемента ИЛИ, выход второго триггера соединен с третьим входом первого элемента И и. с вторым входом второго элемента И, третий вход которого

1555864 ормонд ия

155Р64

Составитель Н.лазарева

Техред H.двдык Корректор А.ОбручаР

Редактор И.Бланар

Заказ 563 Тираж 532 Подписное

8НИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, %-35, Раушская наб., д. 4/5

Производственно-издательский комбинат "Патент", г; Ужгород, ул. Гагарина,101