Устройство для приема сигналов с частотно-фазовой модуляцией

Устройство для приема сигналов с частотно-фазовой модуляцией

Иллюстрации

Показать все

Реферат

 

Изобретение относится к радиотехнике. Цель изобретения - повышение достоверности приема сигналов. Устройство для приема сигналов с частотно-фазовой модуляцией содержит частотный детектор 1, линии 2 и 14 задержки, интеграторы 3 и 9, блок 4 выделения несущей, фазовый детектор 5, АЦП 6 и 11, блок 7 тактовой синхронизации, блок 8 фазовращателей, ключи 10 и 13, г-р 12 частот, блок 15 декодирования сверточного кода частотного подканала, блок 16 дешифраторов и блок 17 декодирования сверточного кода фазового подканала. Цель достигается путем повышения надежности сигнальной синхронизации в фазовом подканале. Устройство по п. 2 ф-лы отличается выполнением блока 17 декодирования. 1 з.п. ф-лы, 2 ил.

СОЮЗ СОЕЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕаЪБЛИК (1% (И) А2 (51) 5 Н 04 L 2//22

ГОСУДАРСТ8ЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТНРЫТИЯМ

ПРИ ГКНТ СССР

Н А BTOPCHOMV СВИДЕТЕЛЬСТВУ

1 (61) 1262744 (21) 4434306/24-09 (22) 02.06.88 (46) 07.04.90. Вюл. 11 13 (72) И.И. Сватовский, М.А.Иванов и А. В . Кондрать ев (53) 621. 394. 62 (088. 8) (56) Авторское свидетельство СССР

9 1262744, кл. Н 04 L 27/22, 1985 ° (54) УСТРОЙСТВО ДЛЯ ПРИЕМА СИГНАЛОВ

С ЧАСТОТНΠ†ФАЗОВ МОДУЛЯЦИЕЙ (57) Изобретение относится к радиотехнике. Цель изобретения — повьппение достоверности приема сигналов.

Устройство для приема сигналов с час2 тотно-Фазовой модуляцией содержит частотный детектор 1, линии 2 и 14 задержки, интеграторы 3 и 9, блок 4 выделения несущей, фазовый детектор

5, АЦЛ 6 и 11, блок 7 тактовой синхронизации, блок 8 Фазовращателей, ключи 10 и 13, г-р 12 частот, блок 15 декодирования сверточного кода частотного подканала, блок 16 дешифраторов и блок 17 декодирования сверточного кода фазового подканала. Цель достигается путем повышения надежности сигнальной синхронизации в Фазовом подканале. Устройство по п .2

Ф-лы отличается выполнением блока 18 декодирования. 1 з.п.ф-лы, 2 ил.

1555902 где А

Ц, =2 ) У, и ( о ьы(е) ь 4Р(е) (t) +Ч), 50 амплитуда огибающей сигнала; круговая частота и начальная Фа з а несущего колебания;

55 закон изменения частоты не" сущего колебания, закон изменения Фазы сигнала.

Изобретение относится к радиотехнике, в частности к радиосистемам передачи информации, может использоваться для совершенствования широ5 кого класса цифровых систем передачи диск ретных сообщений, представленных в виде сверточных кодов, и является усовершенствованием изобретения по авт.св.К - 1262744.

Цель изобретения — повышение до— стоверности приема сигналов путем повышения надежности сигнальной синхронизации в фазовом подканале.

На фиг. 1 изображена структурная электрическая схема предлагаемого устройства, на Фиг;2 — схема блока декодирования сверточного кода Фазового подканала.

Устройство содержит частотный цетектор 1, первую линию 2 задержки, первый интегратор 3, блок 4 выделения несущей, фазовый детектор 5, первый аналого-цифровой преобразователь (АЦП) 6, блок 7 тактовой синхрониза- 25 ции,блок 8 фазовращателей,второй интегра тор 9, второй ключ 1 О, второй АЦП 1 1, генератор 12 частот, первый ключ 13, вторую линию 14 задержки, блок 15 декодирования сверточного кода частотного подканапа, блок 16 дешифратора, блок .1 7 декодирования сверточного кода фазового подканала, состоящий из преобразователя 18 последовательно- го кода в параллельный, щ каналов„ каждый из которых состоит из первого коммутатора 19, блока 20 задержки, формирователя 21 контрольного сигнала, второго коммутатора 22, анализатора 23 контрольного сигнала и де40 кодера 24.

Устройство работает следующим образом.

На его вход поступает частотно-фазоманипулированный сигнал, который 45 можно представить в виде

S(t) = Asin(cD,t + ам (t)dt + о

С входа приемника сигнал поступает на входы частотного детектора 1 и первой линии 2 задержки. На выходе частотного детектора 1 Формируется напряжение, которое является монотонной

Функцией величины отклонения значения частоты принимаемого элемента сигнала (т. е. сигнала, принимаеглого за тактовый интервал времени) f от частоты настройки частотного детектора 1 f

U, = F„(К вЂ” К„).

Данное напряжение интегрируется за время такта первым интегратором 3, передаточная функция которого определяется выражением т

U, = — „1U„(t)dt, ) где — постоянная времени интегрирования.

Напряжение с выхода интегратора

3 поступает на вход АДП 6, который преобразует данное напряжение в последовательность двоичных символов (код), соответствующую частоте принимаемого элемента сигнала . Данный код поступает на управляющие входы ключа 13 и через линию 14 задержки на вход блока 15.

Сигнал, задержанный линией 2 задержки на время, равное длительности обработки элемента сигнала в частотном подканале (1 такт), поступает на вход блока 4, в котором производится выделение опорного колебания.

Данное опорное колебание поступает на вход блока 8,который производит фазовый сдвиг данного колебания на О 2 22 ...,,(2m-1) 2

Это опорное колебание поступает на первый вход блока 7, который по поступающему на его второй вход сигналу формирует из опорного колебания синхронизирующие импульсы с частотой, равной тактовой частоте Формируемых

АЦП 6 символов. Опорные колебания с указанными выше фазовыми сдвигами поступают на сигнальные входы ключа

13, который производит подключение одного из своих входов к выходу в соответствии с управляющим сигналом.

При этом в начальное время приема, пока не установлен сигнальный синхронизм, ключ 13 подключает, к выходу свой первый вход, на. который подается опорное колебание с нулевым сдвигом

5 1555

Данное опорное колебание поступает на вход генератора 12 частот, который

Формирует сетку опорных частот, поступающих на сигнальные входы клкча 13 .

По управляющему сигналу с выхода АЦП

6, соответствующему частоте принятого элемента сигнала, ключ 13 пропускает на свой выход опорное колебание с частотой принятого элемента сигнала,10 поступающего на второй вход фазового детектора 5, на первый вход которого подается сигнал с выхода линии 2 задержки. На выходе Фазового детектора

5 Формируется напряжение, являющееся. монотонной функцией значения разности

Фаз принятого и опорного сигналов: с д с *(оп)

Данное напряжение выделяется инте- 20 гратором 9 и поступает на вход АЦП 6, который преобразует его в код, соответствующий фазе принятого сигнала.

Код из фазового подканала посту-. пает на вход блока 1 7. Одновременно с 25 ним на вход блока 1 5 поступает код из частотного подканала, задержанный линией 14 задержки на время принятия решения в Фазовом подканале (1 такт).

Блок 1 5 производит установление цик- 30 лового синхронизма по выделению Фазирунщей последовательности, накладываемой при передаче на проверочные символы сверточного кода путем суммирования по модулю два. При установлении циклового синхронизма коммутация входов декодера 24 устанавливается управляющими сигналами с первых выходов анализаторов 23 контрольных сигналов в соответствии с определенными gp данными анализаторами 23 контрольных сигналов в блок 1 5 положениями информационных и проверочного символов в кодовой комбинации принятого сверточного кода. 45

Эти управляющие сигналы с выходов анализаторов 23 контрольных сигналов (выходов блока 1 5) поступают на входы блока 17, устанавливая первые коммутаторы 19 и вторые коммутаторы 22 в положения, соответствующие установленной цикловой синхронизации в блок 15. При этом сверточные коды, поступающие на входы каналов декодирования с выходов преобразователя 18, аналогичные кодам, поступающим в блок

15 (т.е. одинаковыми являются образующие полиномы данных кодов), и передаются синхронно с ними, а работа

902 6 анализаторов 23 контрольных сигналов в. блоке 1 5 и анализаторов 23 контрольных сигналов в блоке 17 синхронизируется тактовыми импульсами, поступающими с выхода блока 7.

Ъ

С установлением циклового синхронизма становится возможным правильное выделение фазирующей последовательности в каналах декодирования блока 17,. каждый из которых обрабатывает сверточный код, передаваемый по соответствукщему крату Фазовой манипуляции. Выделение фазирукщей. послеГ довательности в каждом из каналов декодирования производится аналогично данному выделению в блоке 15. При этом прием неискаженной фазирующей последовательности соответствует по" явлению на первых выходах анализаторов 23 контрольного сигнала логической "1, а прием искаженной из-sa случайного сдвига Фазы фазирующей последовательности — сигнала логического "0". Для выбранного манипуляционного кода существует однозначное соответствие комбинаций одновременно принятых и непринятых в m каналах фазирующих- последовательностей произошедшим случайным перескокам Фазы опорного колебания которые кратны л

2т с °

Сигналы с первых выходов анализаторов 23 контрольного сигнала поступают на входы блока 16, который опознает вид комбинации единиц и нулей и выдает единичный сигнал на соответствующий управляющий вход коммутатора

19 для выбора определенного корректирующего фазового сдвига опорного колебания. К примеру, прием вместо переданной кодовой комбинации 1 01 комбинации 000 означает произошедший

rf скачок Фазы опорного колебания на -, 2 при котором Фазирующая последовательность правильно выделена только во втором канале декодирования, и блок

16 по поступившей на его входы комби-,. нации 010 выдает сигнал логической "11 на тот управляющий вход ключа 10, который подключает к его выходу опорное ° 1

2 колебание со сдвигом на 3-, т.|,êàpðåê-, тирующий сдвиг Фазы удовлетворяет равенству д Р + 1 1 = 2, 1555902 ( где ЛЧ вЂ” случайный сдвиг фазы, Ь Ч вЂ” изменение фазы опорного колебания.

Символы кодов, поступившие из Фазового подканала на вход преобразова5 теля 18, декодируются декодерами 24, на входы которых поступают информационные символы с выходов коммутаторов 22 и символы синдромов с вторых выходов анализаторов 23 контрольного сигнала. Информация с выходов декодера 24 поступает на выход блока 17.

Аналогично обрабатываются символы кодов в блоке 15. При этом, гарантированное правильное установление циклового синхронизма в блоке 15 происходит при передаче количества символов сверточного кода, не превьппающего длины кодового ограничения, а правильное установление сигнального синхронизма в блоке 17 — при передаче количества символов, не превышающего удвоенной длины кодового ограничения. Дальнейшая работа приемника 25 происходит аналогично описанному, причем в установившемся режиме циклового синхрониэма осуществляется непрерывный контроль однозначности Фазы опорного колебания и оперативная у> . коррекция Heðåñêîêîâ данной фазы, формула изобретения

1. Устройство для приема сигналов с частотно-фазовой модуляцией по авт. св.У 1262744, о т л и ч а ю щ е е с я

35 тем, что, с целью повышения достоверности приема сигналов путем повышения надежности сигнальной синхронизации в фазовом подканале, введены блок тактовой синхронизации, блок

Фазовращателей, второй ключ, вторая линия задержки, блок дешифраторов, последовательно соединенные блоки декодирования, сверточного кода частот- 45 ного и фазового подканалов, причем выход блока выделения несущей соединен с входом генератора частот через последовательно соединенные блок

Фазовращателей, и второй ключ, дру50 гие входы которого соединены с выходами блока дешифраторов, входы которого соединены с выходами блока декодирования сверточного кода фазового подканала, синхронизирующий вход ко55 торого и синхронизирующий вход блока декодирования сверточного кода частотного подканала соединены с выходом блока тактовой синхронизации, первый и второй входы которого соединены соответственно с выходами первого аналого-цифрового преобразователя и блока выделения несущей, выход первого аналого-цифрового преобразователя через вторую линию задержки соединен с входом блока декодирования сверточного кода частотного подканала, выход которого является выходом частотного канала устройства, выход второго аналого-цифрового преобразователя соединен с соответствующим входом блока декодирования сверточного кода фазового канала, выход которого является выходом фазового канала.

2. Устройство по п. 1, о т л и— ч а ю щ е е. с я тем, что блок декодирования сверточного кода фазового подканала содержит преобразователь последовательного кода в параллельный, вход которого является соответствующим входом блока декодирования сверточного кода Фазового подканала, m групп выходов преобразователя последовательного кода в параллельный соединены с входами m каналов, декодирования, каждыи из которых содержит два коммутатора, блок задержки, Формирователь контрольного сигнала, анализатор контрольного сигнала и декодер, причем соединенные сигнальные входы первого коммутатора и входы блока задержки являются входами канала декодирования, выходы блока задержки соединены с сигнальными входами второго коммутатора, управляющие входы которого, объединенные с управляющими входами первого коммутатора, являются входами блока декодирования сверточного кода Фазового подканала, входы формирователя контрольного сигнала соединены с выходами первого коммутатора, выход формирователя контрольного сигнала соединен с первым входом анализатора контрольного сигнала, второй вход которого является синхронизирующим входом блока декодирования сверточного кода фазового подканала, выходы второго коммутатора и первый выход анализатора контрольного сигнала соединены с входами декодера„ выход которого является выходом фазового канала, второй выход анализатора контрольного сигнала является выходом блока декодирования сверточного кода Фазового подканала.

1555902

Редактор М. планар

Тираж 525

Подписное

Заказ 565

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-издательский комбинат "Патент", r. Ужгород, ул, Гагарина, 101

0m для

Составитель Н. Лазарева

Техред М.Дидык Корректор Максимишинед

8ca

4 дя 6