Система формирования и приема телевизионного сигнала при передаче изображения

Система формирования и приема телевизионного сигнала при передаче изображения

Иллюстрации

Показать все

Реферат

 

Изобретение относится к технике средств связи. Цель изобретения - повышение помехоустойчивости. Система содержит на передающей стороне синхронизатор, источник цифрового видеосигнала, смеситель, линейное кодирующее устройство, канал связи, формирователь рекуррентного синхросигнала, на приемной стороне - линейное декодирующее устройство, входной блок, вычислительный блок, решающий блок, два фазируемых адресных счетчика, приемник цифрового видеосигнала, блок памяти, блок сравнения и формирователь управляющих импульсов. Цель достигается за счет исключения сбоев приемника цифрового видеосигнала при приеме цифрового сигнала с компонентами ложной синхропоследовательности и при разрушении компонент истинной синхропоследовательности, обусловленном определенным значением ошибок, возникающих при передаче по каналу связи. При этом помехоустойчивость приемной части системы повышается как на этапе вхождения в синхронизм, так и при работе в установившемся режиме. Даны ил. выполнения блоков, входящих в систему. 8 ил.

союз советских

СОЦИАЛИСТ ИЧЕСНИХ

РЕСПУБЛИН (51)5 Н 0 N

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н A ВТОРСКОМ,Ф СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ НОМИТЕТ по изОБРетениям и отнРытиям

ПРИ П нт СССР (61) 1453619 (21) 4407017/24-09 (22) 08.04.88 (46) 07.04.90. Бюл. В 13 (72) С.И. Первушкин, В.А.Титков и С,П.Уханов (53) 621 .397(088.8) (56) Авторское свидетельство СССР

11 - 1 45361 9, кл . Н 04 Н 5/04, 1 986. (54) СИСТЕЮ ФОРРИРОВАНИЯ И ПРИЕМА

ТЕЛЕВИЗИОННОГО СИГНАЛА ПРИ ПЕРЕДАЧЕ

ИЗОБРАЖЕНИЯ (57) Изобретение относится к технике средств связи. Цель изобретения— повышение помехоустойчивости. Система содержит на передающей стороне синхронизатор, источник цифрового видеосигнала, смеситель, линейное кодирующее устр-во, канал-связи, формирователь рекуррентного синхросигнала, на

Изобретение относится к промышленности средств связи, может быть использовано при построении телевизионных систем различного назначения, использующих при передаче по каналу связи телевизионный сигнал в цифровой форме, и является усовершенствованием известной системы по авт.св.11 145361 9.

Целью изобретения является повышение помехоустойчивости.

На фиг. 1 представлена структурная электрическая схема системы формирования и приема телевизионного сигнала при передаче иэображения, на:Фиг.2 структурная электрическая схема формирователя управляющих импульсов,,„SU„„1555909 А 2

2 приемной стороне — линейное декодиРующее устр-во, входной блок, вычислительный блок, решающий блок,два фазируемых адресных счетчика, приемник цифрового видеосигнала, блок памяти, блок сравнения и формирователь управляющих импульсов. Цель достигается за счет исключения сбоев приемника цифрового видеосигнала при приеме цифрового сигнала с компонентами ложной синхропоследовательности и при разрушении компонент истинной синхропоследовательности, обусловленном определенным значением ошибок, возникающих при передаче по каналу связи.

При этом помехоустойчивость приемной Я части системы повьппается как на этапе вхождения в синхронизм, так и при работе в установившемся режиме. Даны ил. выполнения блоков, входящих в систему. 8 ил.

Ми0

©и

CA на фиг. 3 — структурная электрическая Ci73 схема приемника цифрового видеосигна- 4ф ла, на фиг .4 — структурная электрическая схема входного блока, на ЯР фиг. 5 — структурная электрическая схема последовательного регистра; на фиг. 6 — структурная электрическая схема вычислительного блока на

Фиг. 7 — структурная электрическая схема блока памяти, на фиг. 8 — структурная электрическая схема Формиро- ) вателя рекуррентного синхросигнала.

Система Формирования и приема телевизионного сигнала при передаче изображения содержит на передающей стороне синхронизатор 1, источник

1 555909

2 цифрового видеосигнала, смеситель

3, линейное кодирующее устройство 4, канал 5 связи, формирователь 6 ре куррентного синхросигнала, а на приемной строке — линейное декодирующее устройство 7, входной блок 8, вычислительный блок 9, решающий блок 10,, Фазируемый адресный счетчик 11, дополнительный фазируемый адресный 10 счетчик 12,,приемник 13 цифрового видеосигнала, блок 14 памяти, блок 15 сравнения, формирователь 16 управляющих импульсов.

Последний содержит первый элемент

И !7 (фиг.2), второй счеучик 18 импульсов, второй элемент И 19, элемент НЕ 20, RS-триггер 21, элемент

ИЛИ 22, второй счетчик 23, третий счетчик 24. 20

Приемник 13 цифрового видеосигнала (фиг.3) содержит блок 25 кадровой памяти, синхронизатор 26 считывания, цифроаналоговый преобразователь (ЦАП) 27, видеоконтрольное уст- 25 ройство (ВКУ) 28.

Входной блок 8 (фиг.4) содержит последовательный регистр 29, первый

30 и второй 31 регистры сдвига, Последовательный регистр 29 30 (Фиг.5) содержит оперативное запоминающее устройства (ОЗУ) 32, D-триггер 33 и адресный счетчик 34.

Вычислительный блок 9 (фиг.б) содержит сумматор 35, компаратор 36, формирователь 37 значения чисел, пре35 образователь 38 рекуррентной последовательности.

Блок 14 памяти содержит первое 39, второе 40, третье 41 и четвертое 42 40

ОЗУ, выходной регистр 43, адресный счетчик 44.

Формирователь 6 рекуррентного сигнала (фиг.8) содержит адресный счетчик 45 импульсов, повторитель 46 ко- 45 да, мультиплексор 47 и счетчик 48 управления.

Система работает следующим образом.

На передающей стороне синхрогенератор 1. (Фиг.1) формирует все синхронизирующие сигналы и тактовые им- ., пульсы, необходимые для работы источника 2 цифрового видеосигнала, смесителя З,.линейного кодирующего устройства 4 и формирователя 6 рекур55 рентного синхросигнала. При этом в смесителе 3 производится замешивание рекуррентного синхросигнала сформированного формирователем 6, в инФормационный поток, поступающий от источника 2 цифрового видеосигнала ..

Формирователь 6 рекуррентного синхросигнала работает следующим образом.

Импульсы частоты строк от синхрогенератора 1 поступают на счетный вход счетчика 45, на установочный вход которого поступают импульсы частоты кадров. Коэффициент счета счетчика 45 равен числу строк в кадре передаваемого видеосигнала: К = N = сч

256. Таким образом, на выходе счетчика 45 формируется адресный сигнал, несущий информацию о номере передаваемой строки в кадре, который одновременно является значением члена рекуррентной последовательности вида

Цп., = Ци + 1, выРаженным B двоичной форме. Повторитель 46 в данном случае представляет повторитель восьмиразрядного кода, поступающего со счетчика 44 . На выходе мультиплексора 47 формируется синхросигнал путем последовательного считывания на интервале строчного гасящего сигнала восьмиразрядной информации, поступающей со счетчика 45 через повторитель 46.

Считывание производится по сигналам управления, поступающим со счетчика.

Линейное кодирующее устройство 4 из цифрового видеосигнала, поступающего от смесителя 3, и тактовых импульсов формирует линейный код, предназначенный для эффективной передачи цифровой информации по линиям (каналам) связи.

Канал 5 связи обеспечивает передачу линейного кода с выхода линейного кодирующего устройства 4 на вход линейного декодирующего устройства 7, которое регенерирует из линейного кода исходный цифровой видеосигнал и тактовые импульсы. При этом на первом выходе линейного декодирующего устройства 7 формируется цифровой видеосигнал, а на втором выходе формируются тактовые импульсы синхронные с потоком цифрового видеосигнала.

Входной блок 8 (фиг.4) работает следующим образом.

На информационный вход последовательного регистра 29 и первого регистра 30 поступает цифровой видеосигнал, а на тактовые входы регистров 29-31 подается сигнал тактовой частоты. При этом регистр 29 длиной

5 15559

L = 1 024 тактовых интервалов обеспечивает задержку цифрового видеосигнала на строку, т,е. на период следования синхросигналов. В результате на выходах регистров 30 и 31

5 длиной Т = 8 тактовых интервалов выделяются восьмиразрядные кодовые комбинации, сдвинутые на строку одна относительно другой, которые поступают на выход входного блока 8.

Последовательный регистр 29 (фиг.5) работает следующим образом.

Цифровой видеосигнал подается на информационный вход ОЗУ 32, на адрес- 15 ные входы которого поданы сигналы с адресного счетчика 34, на счетный вход которого, объединенный с входом

"Запись-считывание" ОЗУ 32 и тактовым входом D-триггера 33, поданы тактовые импульсы. В первой половине тактового интервала в ОЗУ 32 происходит считывание информации по адресу А, определяемому состоянием счетчика 34. В середине тактового интер- 25 вала по перепаду на тактовом входе

D-триггера 33 происходит запись в него информации с выхода ОЗУ 32. Во второй половине тактового интервала происходит запись информации в ОЗУ З0

32. По перепаду в конце тактового интервала происходит изменение состояния счетчика 34 с А на А „, в следующем тактовом интервале процесс повторяется. Так как коэффициент счета адресного счетчика 34 равен

1024, то воспроизведение на выходе регистра 29 поступившей на его вход информации производится с задержкой на строку (с задержкой на 1024 такта), 40

Вычислительный блок 9 производит вычисление значения последующего (U„+, ) члена передаваемой рекурреитной последовательности по значению ранее поступивших членов рекуррент- 45 ной последовательности и сравнение вычисленного значения со значением, поступающим на его вход в данный момент времени.

При передаче рекуррентной после- 50 довательности вида U = U +1 вычислительный блок 9 (Фиг.7) работает следующим образом. На первый вход сумматора 35 подается информационный сигнал с выхода второго регистра 31 сдвига входного блока 8, т.е. принятое значение предыдущего члена передаваемой рекуррентной IIo следовательности Uä, На второй вход

О9 6 сумматора 35 подается Фиксированное значение числа единица (в двоичном коде 00000001) с формирователя 37 значения числа. Вычисленное по выражению U„, = U +1 значение последующего члена передаваемой рекуррентной последовательности (U„„,) поступает на первый вход компаратора 36, на второй вход которого поступает информационный сигнал с выхода первого регистра:30 сдвига блока 8, т.е. принятое значение последующего члена передаваемой рекуррентной последовательности. U, Если принятое значение U„, члена рекуррентной последовательности совпадает с его вычисленным значением, то компаратор 36 формирует в данном тактовом интервале сигнал (коэффициент) соответствия равный единице, а в противном случае сигнал соответствия равен нулю. Преобразователь 38 обеспечивает преобразование значения принятого

U„ „ члена передаваемой рекуррентной последовательности в адресный сигнал фазируемого адресного счетчика 12. При этом преобразователь 38 выполняет обратную Функцию повторителя 46, Так как численное значение

U„,, члена передаваемой рекуррентной последовательности совпадает с номером строки передаваемого цифрового телевизионного сигнала, то преобразователь 38 выполняет Функции повторителя восьмиразрядного двоичного кода, поступающего с выхода первого регистра 30 сдвига входного блока 8.

Решающий блок 10,в .каждом такто- вом интервале вырабатывает значения коэффициента подобия принимаемой цифровой последовательности передаваемой рекуррентной последовательности на основании значения сигнала соответствия Формируемого компаратором 36 вычислительного блока 9 и значения коэффициента подобия, поступающего от блока 14 памяти.

При этом значение коэффициента подобия возрастает, если сигнал (коэффициент) соответствия с выхода вычислительного блока 9 равен единице, или падает, если сигнал соответствия с выхода вычислительного блока 9 равен нулю.Таким образом, значение коэффициента подобия на выходе решающего блока 10 возрастает только на тех тактовых интервалах строки принимаемого цифрового телевизионного сигнала, на которых

1 555909

1О

55 в течение нескольких строк принимаемая цифровая последовательность совпадает с переда ва ему рек уррентным синхросигналом. При достижении коэффициента подобия максимального значения, равного 1111, решающий блок 1 0 на втором выходе формирует сигнал, который поступает на первый фазируемый адресный счетчик 1! и Формирователь 16 управляющих импульсов.

Блок !4 памяти (фиг.7) обеспечивает запоминание значения коэффициента подобия в каждом тактовом интервале и задержку этого значения на строку. При этом на информационные входы ОЗУ .39-42 поступает значение коэффициента подобия в данном тактовом интервале. На входы Запись-считывание" ОЗУ 39-42 тактовый вход выходного регистра 43 и счетный вход счетчика 44 поданы тактовые импульсы. В первой половине тактового интервала происходит считывание ин— формации в ОЗУ 39-42 по адресу А определяемому состояние счетчика

44. В середине тактового интервала по перепаду сигнала тактовой частоты в регистр 43 производится запись информации, появившейся на выходе

ОЗУ 39-42. Во второй половине тактового интервала происходит запись в

ОЗУ 39-42 информации, поступающей на их информационные входы. По.перепаду в конце тактового интервала происходит изменение состояния счетчика 44 с А на А „„, В следующем тактовом интервале процесс повторяется. Так как коэффициент, счета адресного счетчика 44 равен 1 024, то воспроизведение на выходе блока 14 памяти поступившей на его вход информации производится с задержкой на строку (с задержкой на 1024 такта).

Фазируемый счетчик ll, имеющий коэффициент счета К „ = L.N = 2 и в построенный на двоичных счетчиках с предварительной установкой, работает следующим образом. На информационные .входы предварительной установки, числа счетчика li подаются с вычислительного блока 9 адресные сигналы, . в которых содержится информация о номере Строки принимаемого кадра цифрового телевизионного сигнала. По сигналу фазирования, поступающему от решающего блока 10, счетчик 11 устанавливается в нужную Фазу с точностью до такта по отношению к входному цифровому видеосигналу. С выхода Фазируемого адресного счетчика 11 восемнадцатиразрядный сигнал, определяющий егд Фазовое положение, поступает на второй фазируемый адресный счетчик 12 и блок 15 сравнения. Последний сравнивает с точностью до такта в каждом интервале принимаемой цифровой последовательности Фазовое по— ложение Фазируемого адресного счетчика ll и второго фазируемого адресного счетчика 12. Результат сравне— ния Равно" — Неравно" (пЛог.!"

Лог.011) поступает на второй вход формирователя 16, который на этапе вхождения в синхронизм формирует сигнал Фазирования второго счетчика

12 при наличии только одного отклика решающего блока !О на передаваемую синхропоследовательность на интервале, равном периоду передачи членов рекуррентной последовательности.

Это позволяет исключить сбои приемника цифрового видеосигнала при приеме сигнала с компонентаМи ложной синхропоследовательности и тем самым повысить помехоустойчивость приемной части системы на этапе вхождения в синхронизм . Кроме того, формирователь 16 в установившемся режиме

Формирует сигнал фазирования второго счетчика 12 только после многократного (не менее двух раз) повторяющегося отсутствия откликов на принимаемую синхропоследовательность, подтверждающих соответствие приема передаваемой рекуррентной последовательности фазовому положению второго фазируемого адресного счетчика 12.

Это позволяет исключить в установив —шемся режиме сбои приемника цифрового видеосигнала при приеме цифрового сигнала с компонентами ложной синхропоследовательности и разрушении компонент истинной синхропоследовательности, обусловленном определенным значением ошибок, возникающих при передаче по каналу связи, тем самым повысить помехоустойчивость приемной части системы при работе в установившемся режиме.

Формирователь 16 (Фиг.2) работает следующим образом. Сигнал тактовой частоты поступает на счетный вход счетчика 24, являющийся тактовым.входом формирователя 16. Коэффициент счета (К „ ) счетчика 24 равен числу тактов в строке передаваемого цифро—

9 15 вого телевизионного сигнала (К „ — 1 024) и соответствует периоду передачи рекуррентного синхросигнала.

Сигнал с выхода счетчика 24 (короткий импульс длительностью, равной половине тактовых импульсов) поступает на установочный вход счетчика

18 и каждую строку (период передачи синхросигнала)и обнуляет его.При этом

55909 !О

20

30

55 сигнал с второго выхода счетчика 18, проходя через элемент НЕ 20, открывает элемент И 17. Отклики на принимаемую синхропоследовательность с выхода решающего блока 10 поступакт на вход элемента И 17, являющегося вторым входом формирователя 16. Если количество откликов за строку равно одному, то сигналом с первого выхода счетчика 18 открывается элемент

И 19, в противном случае сигнал с первого выхода счетчика 18 закрывает элемент И 19. Если количество откликов за строку больше одного, то сигнал с второго выхода счетчика 1 8 через элемент НЕ 20 закрывает элемент И 17 и удерживает такое состоя.—

1 ние счетчика 18, при котором постоянно закрыт элемент И 19. При отсут- ствии откликов за строку счетчик 18 находится в нулевом состоянии и сигналом с первого выхода закрывает элемент И 1 9. Таким образом, элемент И 19 по первому входу открывается только при наличии одного отклика на передаваемую синхропоследовательность за период передачи синхро сигнала.

На этаие вхождения в синхронизм фазовые положения первого фазируемого адресного счетчика 11 и дополнительного Фазируемого адресного счетчика 12 не определены и на выходе блока 15 сравнения формируется сигнал "Не равно, который поступает на первый вход Формирователя 16. При этом RS-триггер 21 находится в состоянии "Лог.l, по третьему входу открывается элемент И 19 и при наличии одного отклика на интервале строки на передаваемую синхропоследовательность сигнала с выхода счетчика

24 проходит схему И 19, с выхода которой, являющегося выходом блока управления, сигнал поступает на фазирование счетчика 12, в который переносится фаза счетчика )! . При этом на выходе блока 15 сравнения Формируется сигнал Равно" (Лог.!"), который устанавливает RS-триггер 21 в состоянии "лог.О и переводит систему в установившийся режим. В установившемся режиме сигнал "Равно ("Лог.l") с выхода блока 15 сравнения поступает через второй вход формирователя 16 и элемент ИЛИ 22 на вход установки счетчика 23, устанавливая его в начальное состояние.При отсутствии подтверждения синфазности принимаемого потока, которое определяется фазовым положением адресного счетчика 11 и адресного счетчика 12, на выходе блока 1 5 сравнения Формируется сигнал Не. равно" (Лог.О"), который через элемент ИЛИ 22 разрешает работу счетчика 23, на выходе которого через П строк (П 1, величина П определяется величиной вероятности отсутствия отклика на синхросигнал из-за ошибок в канал связи и вероятности появления ложных откликов, а также вероятность сбоя передающей и приемной аппаратуры) формируется сигнал, который устанавливает RS-триггер 21 в состояние

"Лог.l и переводит систему в режим вхождения в синхронизм.

Дополнительный фазирукщий адресный счетчик 12, имеющий коэффициент счета К „ = L И = 2 8 и построенный на двоичных счетчиках с предварительной установкой, работает следующим образом. На информационные входы предварительнои установки числа счетчика

1 2 подаются с выхода счетчика l 1 восемнадцать разрядов адресных сигналов, B Ko Topblx содержится информация о фазовом положении принимаемого кадра циФрового телевизионного сигнала. По сигналу фазирования, поступающему с формирователя 16, счетчик 12 устанавливается в нужную Фазу с точностью до такта по отношению к входнбму видеосигналу. Таким образом в счетчике 1 2 хранится фаза принимаемого сигнала в виде двоичного числа, которая постоянно сравнивается в блоке 15 сравнения с текущей фазой (двоичным числом), получаемой путем анализа принимаемого цифрового потока, что исключает сбои приемника цифрового видеосигнала при появлении ложных откликов на синхросигнал.

С выхода дополнительного фазируемого адресного счетчика 12 адресные сигналы поступают на входы управления записью цифрового видеосигнала в

1555 блок 25 кадровой памяти (Фиг . 3) и риемника 13 цифрового видеосигнала.

При этом цифровой видеосигнал поступает на информационный вход блока 25.

Управление записью этого сигнала осуществляется тактовыми импульсами, поступающими на тактовый вход приемника 13 цифрового видеосигнала и соответственно на тактовый вход бло — 1д ка 25, и адресным сигналом, поступающим на адресный вход записи блока

25. Синхронизатор 26 считывания вырабатывает тактовые и адресные сигналы считывания, необходимые для счи- 15 тывания цифровой информации из блока

25, При этом считываемая из блока 25 цйфровая информация подается на ЦАП

27, где осуществляются все операции, необходимые для преобразования теле- 2п визионной информации из цифровой формы в аналоговую . Видеосигнал в аналоговой форме с выхода gAIl 27 подается на первый вход ВКУ 28. На синхронизирующий вход ВКУ 28 подаются син- 25 хронизирующие сигналы с второго выхода синхронизатора 28 считывания.

9О9 1?

Формула и з а б р е т е н и я

Система Формирования и приема телевизионного.сигнал» при передаче изображения по авт.св.Р- i453t19, о тл и ч а н щ а я с я тем, чтс, с целью повьпления помехоустойчивости, введены на приемной стороне последовательно соединенные дополнительный

Фазируемый адресный счетчик, блок сравнения, к другому входу которого подключен выход фазируемого адресного счетчика, и Формирователь управляющих импульсов, к второму и третьему входам которого подключеHbT перв вый выход решающего блока и объединенные тактовый вход блока памяти и тактовый. вход дополнительного фаэируемого адресного счетчика соответственно, а выход соединен с установочным входом дополнительного Фазируемого адресного счетчика, при этом выход фазируемого адресного счетчика соединен с адресным входом приемника цифрового видеосигнала через адресный вход дополнительного фазируемого адресного счетчика.

1555909

l555909

Реей

&од

Гакпю8

&ад

1555909 И, А нн рмацданньш

Иод

Фкюай и дюд

1555909

ЦЗПП 7

lfeрюртЦИОИНБЯ

ЮБКОЮ

1555909

Составитель И. Грацианская

Техред M.Äèäûê Корректор И.Муска

Редактор Н. Бобкова

Тираж 532

Заказ 565

Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям прн ГКНТ СССР

113035, Москва, Ж-35, Раушская наб, д. 4/5

Производственно-издательский комбинат "Патент", r. Ужгород, ул. Гагарина, 101